第十三讲：存储器芯片的扩展及其
微机原理课件 西电 第21次课 6-3
为什么需要高速缓存？
CPU工作速度与内存工作速度不匹配 CPU工作速度与内存工作速度不匹配
例如，800MHz的 CPU的一条指令执行时间约 例如，800MHz的PIII CPU的一条指令执行时间约 1.25ns， 133MHz的SDRAM存取时间为7.5ns， 存取时间为7.5ns 为1.25ns，而133MHz的SDRAM存取时间为7.5ns， 83%的时间CPU都处于等待状态 运行效率极低。 的时间CPU都处于等待状态， 即83%的时间CPU都处于等待状态，运行效率极低。
解决： 解决：
CPU插入等待周期 降低了运行速度； CPU插入等待周期——降低了运行速度； 插入等待周期 降低了运行速度 采用高速RAM RAM——成本太高； 成本太高； 采用高速RAM 成本太高 CPU和RAM之间插入高速缓存 之间插入高速缓存——成本上升不多、 成本上升不多、 在CPU和RAM之间插入高速缓存 成本上升不多 但速度可大幅度提高。 但速度可大幅度提高。
6.3存储器芯片的扩展及其与系统 6.3存储器芯片的扩展及其与系统 总线ቤተ መጻሕፍቲ ባይዱ连接
位扩展 存储器的存储容量等于： 存储器的存储容量等于： 单元数×每单元的位数 单元数×
字数 字长
当构成内存的存储器芯片的字长小于内存单元 的字长时，就要进行位扩展， 的字长时，就要进行位扩展，使每个单元的字 长满足要求。 长满足要求。
6.3存储器芯片的扩展及其与系统 6.3存储器芯片的扩展及其与系统 总线的连接
A11 A10 A0~A9 M/IO A0~A9 CS 2114 WE (1) D7~D4 D7~D0 A0~A9 CS 2114 WE (1) D3~D0 A0~A9 CS 2114 WE (2) D7~D4 A0~A9 CS 2114 WE (2) D3~D0
存储器的扩展
6.3 存储器的扩展存储器是单片机系统中使用最多的外扩芯片，对MCS-51单片机而言，由于程序存储器与数据存储器空间在物理空间的上的各自独立性，使得两者的扩展方法略有不同。
单片机一直处于不断的取指令码－执行－取指令码－执行的工作过程中，在取指令码时和执行M O V C指令时P S E N会变为有效，和其它信号配合完成从程序存储器读取数据。
在本节中，介绍目前常用的EPROM、RAM、E2PROM以及Flash存储器的扩展方法。
6.3.1 程序存储器（EPROM）扩展一、外部程序存储器扩展概述目前单片机有ROM型、EPROM型和无ROM型芯片。
不管使用哪种芯片，当片内程序存储器容量满足不了要求时，均需进行系统扩展。
扩展时要注意以下几点：（1）程序存储器有单独的地址编号（0000H～FFFFH），可寻址64KB范围。
虽然与数据存储器地址重叠，但不会被占用。
程序存储器与数据存储器共用地址总线和数据总线。
（2）对片内有ROM（EPROM）的单片机，片内EPROM与片外EPROM采用相同的操作指令，片内与片外程序存储器的选择靠硬件结构实现，即由EA的高低电平来选择。
（3）程序存储器使用单独的控制信号和指令，其数据读取控制及指令不用数据存储器的RD信号和MOVX指令，而是由PSEN控制，读取数据用MOVC查表指令。
（4）随着大规模集成电路的发展，单片程序存储器的容量越来越大，构成系统时所使用的EPROM芯片数量越来越少，因此地址选择大多采用线选法，而不用地址译码法。
MCS-51系列单片机外部EPROM扩展原理如图6-6所示。
图6-6 外部EPROM扩展原理由图可见，P0口和P2口提供16位地址码。
其中P0口作为分时复用的地址/数据总线。
当从外部EPROM取指令时，从P0口输出低8位地址，由ALE地址锁存允许信号的下降沿将低8位地址码打入地址锁存器，它的输出与存储器的低8位地址A7～A0相连。
存储器的8位数据线D7～D0与P0口相连，以便输入读取的指令代码。
存储器的扩展与组织
D31~D24
D23~D16
D15D0 存储体
CE A29~A0 WE
OE D7~D0 存储体
CE A29~A0 WE
OE D7~D0 存储体
CE A29~A0 WE
OE D7~D0 存储体
CE A29~A0 WE
2022年3月14日星期一
四、64位存储器组织
Pentium~Pentium 4
0 变0 地0 址0
0111
接输入端
地址范围 首地址250H 未地址257H
2022年3月14日星期一
常用译码器
7 4F1 3 9A
2 3
A B
1
E
Y0 Y1 Y2 Y3
4 5 6 7
2－4译码器
7 4F1 3 8
1 2 3
A B C
4 5 6
E1 E2 E3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
字位全扩展示例地址
地址 Ai 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 地址范围 I 组 首 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 08000H
I 组 末 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 083FFH II 组 首 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 08400H II 组 末 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 087FFH
4－16译码器
3－8译码器真值表
E1 E2 E3 C B A
输出(Yi)
0 0 1 0 0 0 Y0=0,其它为 1
存储器扩展(课堂PPT)
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
存储器扩展PPT演示课件
对存储单元数量的扩展。
3
A15
2-4 译
2
码1
A14
器0
A0
CE
CE
CE
CE
16×8
16×8
16×8
16×8
… … … … …
(1)
(2)
(3)
(4)
A13
WE
WE
WE
WE
WE
D7～ D0
图 由16K8位芯片组成64K8位的存储器
总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写
控制线并联，而由片选信号来区分各片地址。 •3
I/O1～I/O4 WE CS
RAM4 2114 A9～A0
A9～A0 WE CS
RAM4 2114 I/O1～I/O4
•14
存储器扩展
由图可看到，译码器74LS138的工作条件是同时满足： G1=1、/G2A=0、/G2B=0。译码输入为C、B、A三个信号， 译码输出有八种状态，输出是低电平有效。当不满足编译 条件时，输出全为高电平，相当于译码器未工作。
2C00H 2FFFH
74LS138 G2B G2A G1 C B A
G2A =A14 +IO/M
•13
存储器扩展
A13
A14
1
IO / M
A15
A12 A11 A10
D3～D0
A9～A0
D7～D4 WR
G1 G 2A G 2B
Y3 C Y2 B Y1 A Y0
I/O1～I/O4 WE CS
RAM1 2114 A9～A0
WE
1 CS
1K×4
WE I/O1~4
2 CS
电脑芯片的存储容量分析与扩展
电脑芯片的存储容量分析与扩展如今，计算机科技的飞速发展使得人们对于计算存储容量的需求越来越大。
作为计算机的核心组成部分之一，电脑芯片的存储容量对于计算机的性能至关重要。
本文将从分析电脑芯片的存储容量入手，探讨其扩展的方法和技术。
一、电脑芯片的存储容量分析电脑芯片的存储容量指的是其内部可以储存和处理数据的能力。
存储容量的大小对于计算机的运行速度和性能有着直接影响。
一般来说，电脑芯片的存储容量可以分为内存和硬盘两部分。
1. 内存的存储容量内存，也称为随机存取存储器（RAM），是计算机中用于临时存储数据和指令的重要组成部分。
内存的存储容量决定了计算机可以同时运行的程序数量以及其运行速度。
目前，常见的内存容量有4GB、8GB、16GB等等。
2. 硬盘的存储容量硬盘，也称为磁盘存储器，用于永久保存数据和程序。
硬盘的存储容量决定了计算机可以存储的数据量和文件大小。
随着科技的进步，传统的机械硬盘逐渐被固态硬盘（SSD）取代，其存储容量也迅速增大。
目前，市面上常见的硬盘容量有256GB、512GB、1TB等。
二、电脑芯片存储容量的扩展方法随着技术的进步，人们对于电脑芯片存储容量的需求不断提高。
下面将介绍几种常见的扩展方法和技术。
1. 内存扩展内存的扩展可以通过增加内存条或更换更大容量的内存条来实现。
用户可以根据自己的需求选择合适的内存扩展方案，并按照电脑的规格和插槽类型进行选择。
2. 硬盘扩展硬盘的扩展可以通过增加额外的硬盘或更换更大容量的硬盘来实现。
在台式机中，可以增加额外的硬盘盘位；在笔记本电脑中，可以通过外接硬盘或更换内部硬盘来扩展存储容量。
3. 云存储云存储是一种将数据存储于互联网上的方式，可以大大扩展计算机的存储容量。
用户可以将一部分数据存储在云端，通过网络进行访问和管理。
4. 压缩技术压缩技术是一种将数据压缩存储以减少占用空间的方法。
通过使用压缩工具，用户可以将文件的大小缩小，从而节省存储空间。
5. 外接存储设备外接存储设备，如移动硬盘、U盘和SD卡等，可以作为电脑的扩展存储设备使用。
存储器扩展
...
D0 ~ D7
D0 ~ D7
存储器扩展
2．字扩展(地址范围)
字扩展用于存储芯片的位数满足要求而字数不够的情况，是 对存储单元数量的扩展。
A15 A14 A0 2-4 译 码 器 3 2 1 0
CE CE CE CE
16× 8 (1)
WE
16× 8 (2)
WE
16× 8 (3)
WE
16× 8 (4)
A11 A10 A9~A0 译码器
1 2 3 4
1k×8
1k×8
1k×8
1k×8
WE D7~D0
1K×8存储模块字扩展构成4K×8存储器的电路连接示意图
存储器扩展 上述分两步实现了存储器的扩展，第一步用2块芯片实现 位扩展，第二步用4个存储模块实现字扩展，计算可得共需使用 8块芯片完成存储器的字位扩展。 如果选用1K×4 SRAM芯片，采用字位同时扩展方式， 直接构成4K×8存储器，则其电路连接如图5.37所示。
• 例：用2114（1K×4 bit）组成 1K内存（1K×8 bit）
D0 D1 D2 D3 D4 D5 D6 D7 A0
位扩展
A0
A9 CS WR
D0 D1 D2 D3 2114
D0 D1 D2 D3
2114
...
...
A9
保证两片同时选中，一次读写一个字节。 每个单元的内容被存放在不同的芯片上。
字位同时扩展连接图
存储器扩展 图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同
《单片机存储器扩展》
二是，芯片选通信号的获得方式。
扩展存储器时，总是让单片机低位地址与存储器芯片地址线相 接；而让单片机剩余的高位地址线（在P2口）常作为片选信号 线。
这种方法对SRAM、EPROM、扩展I / O芯片、外设同样适用。
P2.5 = 0时，选中2764；“64” 8K×8b = 23×210 = 213
地址输入
地址译码
16K位 存储矩阵
编辑课件
2716信号引脚说明如下：
①A0～A10为11位地址线 ②O0～O7 为8位数据线 ③CE/PGM为双重功能
控制线
2716
④0E 为输出允许信号
⑤VPP为电源线 ⑥Vcc为主电源线，
接+5V电源
⑦GND为地线
2716信号引脚图
编辑课件
△程序存贮器芯片工作方式
编辑课件
6116与2764在0800H ~ DFFFH范围内地址重 叠，这是不是违反交 换原则呢？
不会！因为，6116是SRAM，2764是EPROM。除地址和选 通信号外，还有读/写控制信号起作用。
RAM —— /WE /OE
ROM —— /OE
/WR /RD /PSEN
可用来区分 二器件
编辑课件
CPU
内部 ROM
内部 RAM
定时/ 计数器
数据总线 地址总线 控制总线
并行 I/O口
串行 I/O口
中断 接口
MCS-51并行总线结构
编辑课件
1．数据总线DB（Data Bus） 2．地址总线AB（Address Bus） 3．控制总线CB（Control Bus）
地址总线—— AB，P0口提供（A7 ~ A0）； P2口提供（A15 ~ A8），共16位。
主存储器扩展-PPT课件
------主存储器扩展实验
主存储器概述
主存储器是计算机硬件系统中的五
大功能部件之一，用于存放正在运行中
的程序和相关数据。它的读写速度和存
储容量，对计算机系统的运行性能有至
关重要的影响，经常成为影响系统运行
性能的瓶颈。
控制总线----用于指明总线的工作周期类型 和本次入／出完成的时刻。 通常用构成存储器的字节(8bits)数或
存储器的容量扩展
由于生产的存储器的芯片的容量有限， 它在字数或字长方面与实际存储器的要 求都有很大差距，例如：用一组十六位 数来表示一串数据，如果手上只有芯片 2K ×8位的，因此显然无法满足，只有 将几个芯片连接起来进行扩展来加大存 储器的容量。
一、位扩展
片选信号
A0—A13地 A13址线 A12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元 14 0 （ 0 2 =16K 0 0） 0 0 0 0 0 0 0 0 0 0 0000H
存储容量 主存储器
在计算机各功能部 主存储器可以由只读存储 主存储器写周期，I／O设备读周期， I／O设 地址总线------用于 件之间传送数据， 区(ROM) 和读写存储区 通过地址总线、数据总线、控制总线 备写周期，即区分要用哪个部件 (主存或 I／ (RAM)两部分组成，是分 选择主存储器的一 数据总线的位数 与计算机的 CPU 和外围设备连接在一起，如图所示。 O 设备)和操作的性质 (读或写 )；还有直接存 别采用 ROM和RAM存储 个存储单元 (字或字 (总线的宽度)与总 储器访问 (DMA)总线周期等。若在计算机系 器芯片实现的。 节)，其位数决定了 线时钟频率的乘积， ROM存储区用来储存内 统中使用了不同读写速度的主存储器，在 可以访问的存储单 正比于该总线所支 容固定不变的程序和数据， 元的最大数目，称 持的最高数据吞吐 CPU 发出该写主存储器的命令后，它不能知 例如操作系统的内核部分， 为最大可寻址空间。 (输入／输出)能力。 晓读写操作完成的时刻，这是由被读写的存 系统刚加电时运行的硬件 例如，当按字节寻 诊断程序等。 储器(或外围设备)本身的运行速度决定的， 址时，20位的地址 RAM存储区用来储存一些 此时可以让主存储器本身提供读写完成的回 可以访问1MB的存 用作运算的数据和用户的 答信号 (Ready) ，CPU通过检测该信号来得知 储空间， 32位的地 程序 本次读写完成的时刻；若为读操作，有了该 址可以访问4GB的 存储空间。 回答信号后， CPU就可以接收已读h 0FFFh 3800h 3FFFh
存储器的容量扩展ppt课件
存储器芯片的容量是有限的，为了满足实际存 储器的容量要求，需要对存储器进行扩展。 存储器容量扩展的主要方法有：
位扩展法：只加大字长，而存储器的字数与存储 器芯片字数一致，对所有片子使用共同片选信号； 字扩展法：仅在字向扩充，而位数不变。需由片 选信号来区分各片地址。 字位同时扩展法：一个存储器的容量假定为M×N 位，若使用l×k 位的芯片(l＜M，k＜N)，需要在字 向和位向同时进行扩展。此时共需要(M/l)×(N/k)个 存储器芯 片。
8根数据线
1
•••
A
1A0
••• CS
1K × 8位 0
••• 1K × 8位 CS1
••••
••••
D7
D0
WE
3
•••
(3) 字、位扩展 用 8片 1K × 4位 存储芯片组成 4K × 8位 的存储器
12根地址线
8根数据线
AA111 0 AA89
片选 译码
CS0
...
A0 ..
..
..
1K× 1K× 1K× 444
1
Hale Waihona Puke (1) 位扩展 （增加存储字长）
10根地址线
用 2片 1K × 4位 存储芯片组成 1K × 8位 的存储器
•••
A9
8根数据线
A0
•• ••
2114
2114
D7
D4
D0 CS
WE
2
(2) 字扩展（增加存储字的数量）
用 2片 1K × 8位 存储芯片组成 2K × 8位 的存储器
11根地址线 AA910
D7
CS1
..
1K× 4
存储器扩展
存储器扩展存储器的扩展分为容量扩展（也叫字扩展）、位扩展和字位都扩展三种情况，容量扩展是芯片位数不变的情况下，即不增加数据线的情况下，增加芯片扩充容量。
容量扩展主要是要考虑译码方式，地址线的连接，读写信号的连接，芯片的地址范围等问题。
下面我们举例说明。
例1 用Intel2716（2K×8位）芯片将存储器扩展为4K×8位的存储器系统，并写出每个芯片的地址范围（假设A=0）。
首先要考虑需要多少片芯片，在这里有两片就可以了。
其次要考虑译码方式，使用线译码和组合译码（使用译码器的）都可以，在这里只需两片2716，使用线译码地址线也够用，使用线译码即可。
第三要考虑地址线、数据线、控制线条数。
2716的容量是2KB，需要地址线11条，还需要2条分别作为两个芯片的片选信号。
2716是8位芯片，需要8条数据线。
2716是只读存储器只需读信号即可。
第四画出存储器系统的连线图。
第五写出每片2716的地址范围。
A19 A18… A13A12A11A10… A1A1# 1 0 0 0 … 0 01 0 1 1 … 1 02# 0 1 0 0 … 0 00 1 1 1 … 1 0地址范围：1# 02000H~02FFEH2# 01000H~01FFEH例2 使用6264（8K×8）位的RAM芯片组成24K×8位的存储器系统，假设A=0，画出系统连接图，并写出各个芯片的地址范围。
首先要考虑需要多少片芯片，在这里需要三片RAM芯片。
其次要考虑译码方式，在这里使用组合译码，即采用译码器。
第三要考虑地址线、数据线、控制线条数。
此芯片的容量是8KB，需要地址线13条，还需要3条作为74LS138译码器的三个输入端。
此芯片是8位芯片，需要8条数据线。
这是一个RAM芯片，还需要读、写信号。
第四画出存储器系统的连线图。
第五写出每片6264的地址范围。
A19 A18A17… A13A12A11A10… A1A1# 0 1 1 0 0 0 0 … 0 00 1 1 1 1 1 1 … 1 02# 1 0 1 0 0 0 0 … 0 01 0 1 1 1 1 1 … 1 03# 1 1 1 0 0 0 0 … 0 01 1 1 1 1 1 1 … 1 0地址范围：1# 60000H~63FFEH2# A0000H~A3FFEH3# E0000H~E3FFEH对于存储器扩展要注意如下问题：1、考虑清楚译码方式的选择。
04-教学课件_存储器扩展技术
13
74LS138译码器主要功能
根据输入的不同编码组合，确保 其控制的各电路（芯片）在任一 时刻只有一路（1个芯片）处于 工作状态。
存储器地址范围：
00100000000000000000～00100111111111111111
高位地址
11
74LS138译码器
73LS138：
3输入8输出的专用译码器
可以同时控制8片芯片； 在任一时刻，其所连接的8片芯片只有1片被选中。
12
74LS138译码器
主要引脚及功能
1
G1
高 位 地 址
译 Y0
CS
码 器 Y1
2K×8 CS
A0～A10
A0~A10
2K×8
A0～A10
A0~A10
AB
10
字扩展例
例：
用SRAM 6264芯片构成容量为32KB的存储器
存储器的地址范围为：
20000H～27FFFH
对多片芯片构成存
设计：
由地址范围得：
需4片6264芯片
储器，电路设计时 应考虑使用专用译 码器设计
~
2164
A0
A7
与系统连接图 B
RAS0 CAS0
RAS0 CAS0
S
MEMW WE
×8 片
~
D0 D7
MEMR
LS245
A
B
DR
E
RAMADSEL
D0 ～ D7
行列地址 锁存信号Βιβλιοθήκη 8片2164A 构成64KB 存储体
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 2号芯片的4位数据线依次接至系统数据总线的 D4-D7。
• 两个芯片的WE*端并在一起后接至系统控 制总线的存储器写信号（如CPU为 8086/8088，也可和M / IO *或M */ IO的组 合来承担）。
•×
× × 0 0 0 0 000H
•
：
：
2114-1
•×
× × 0 0 1 1 3FFH
•×
× × 0 1 0 0 400H
•
：
：
2114-2
•×
× × 0 1 1 1 7FFH
• ×表示可以任选值，在这里我们均选0。
• 采用的片选控制的译码方式称为全译码方 式，这种译码电路较复杂，由此选中的每
• × × 1 1 0 0 0 1800H
•
：
：
2716-4
• × × 1 1 1 1 1 1FFFH
• 3、同时进行位扩充与字扩充
• 适用场合：存储器芯片的字长和容量均不 符合存储器系统的要求，需要用多片进行 位扩充和字扩充，以满足系统的要求。
• 例3 用1K×4的2114芯片组成2K×8的存储 器系统。
A11 M/IO A10
A9 ... A0
8088 WR
D0
D3 D4 D7
译 Y0
码 器
. ..
. .. ...
A. 9 CS
.
.. 2114 ..
A0 (1)
WE I/O . . . I/O
A. 9 CS . . 2114 A0 (2)
WE I/O
.
.
. I/O
• 根据硬件连线图，我们还可以进一步分析 出该存储器的地址分配范围如下：
CS CS CS CS CE CE CE CE
2114 2114 2114 2114 2716 2716 2716 2716 (2) (2) (1) (1) (4) (3) (2) (1)
WR WE WE WE WE OE OE OE OE RD D.. 0 D7
根据硬件连线图，我们可以分析出该存储器的地址分配范围
• 4、控制信号的连接
• CPU在与存储器交换信息时，通常有以 下几个控制信号(对8088/8086来说)：
M */ IO （ M / IO *），RD*，WR*以及 WAIT信号。把这些信号变成存储器要求 的控制信号，以实现所需的控制。
• 二、 存储器芯片的扩展
• 有两种存储器芯片扩展方法：
• 1、存储器芯片的位扩充
A19 ... A14 A13 A12 A11 A10 A9 ... A0
00
0 10 0 0 0
：
：
00
0 10 1 1 1
00
0 11 0 0 0
：
：
00
0 11 1 1 1
00
1 00 0 0 0
：
：
00
1 00 1 1 1
00 ：
1 01 0 0 0 ：
00
1 01 1 1 1
00 ：
1 10 0 0 0 ：
• CS*引脚也分别并联后接至地址译码器的输 出，而地址译码器的输入则由系统地址总 线的高位来承担。
• 当存储器工作时，根据高位地址译码结果 同时选中两个芯片，地址的低位同时到达 每个芯片，选中它们相同序号单元。在读/ 写信号的作用下，两个芯片的数据同时读/ 写，输出/写入一个字节。
• 用2114组成1K×8的存储器连线
• A19 ... A12 A11 A10 A9 ... A0
•× ×
•
：
0 0 0 0 0000H ：
•
：
：
•× ×
0 0 1 1 03FFH
• ×表示可以任选值，在这里我们均选0。
• 2、存储器芯片的字扩充
• 适用场合：存储器芯片的字长符合存储 器系统的要求，但其容量太小。
• 例2 用2K×8的2716Ａ存储器芯片组成 8K×8的存储器系统。
线选法示例
线选法节省译码电路，设计简单，但须 注意芯片的地址分布以及各自的地址重叠
区
A10
去后一页
MREQ
去前一页
• 例4 一个存储器系统包括2K RAM和8K ROM，分别用1K×4的2114芯片和2K×8 的2716芯片组成。要求ROM的地址从 1000H开始，RAM的地址从3000H开始。 完成硬件连线及相应的地址分配表。
• 适用场合：存储器芯片的容量满足要求
但字长不够。
• 例1 用1K×4的2114芯片构成lK×8的存储器 系统。
• 分析： 每个芯片的容量为1K，满足容量要求。 每个芯片只能提供4位数据，需用2片芯片构成， 以满足8位字长的要求。
• 设计要点：
• 将两芯片的地址线对应并联，接至系统地址总 线的低10位。
习题：
1、画出容量为2K*8的RAM连接图（CPU用 8088，RAM用2114，RAM地址区为 0800H~0FFFH）。
2、画出容量为8K*8的ROM连接图（CPU用 8088，EPROM用2716，ROM地址区从 4000H开始）。
3、8088CPU内存16K。ROM 8K，RAM8K。 ROM选用EPROM2716，RAM选用2114， 地址空间从0000H开始，ROM在低地址， RAM在高地址。画出存储器组构图，并写出 各芯片的存储分配范围。
• 高位地址不同，译码器选中不同的芯片，低 位地址码则同时到达每一个芯片，选中它们 的相应单元。在读信号作用下，选中芯片的 数据被读出，送上系统数据总线，产生一个 字节的输出。
• 用2716组成8K×8的存储器连线
A12 A11 M/IO A10
A0 8088 RD
D... 0 D7
Y3
译 Y2
码 器
• 2、CPU的时序和存储器的存取速度配合问题
• CPU在取指和存储器读或写操作时有固定时序， 要根据这些要求确定存储器存取速度，或在存储 器已经确定的情况下，考虑是否加Tw周期，以 及如何实现。
• 3、存储器的地址分配和片选问题
• 内存通常分成RAM和ROM两大部分，而RAM又 分为系统区(即机器的监控程序或操作系统占用 的区域)和用户区，用户区又要分成数据区和程 序区，ROM的分配也类似，所以内存的地址分 配很重要。存储器芯片的容量有限，通常由多片 组成一个存储器，这时就考虑如何产生片选信号 的问题。
WR D7~D0
2:4 1
译
码0
器
A0~A9
CS 2114 WE (1) D7~D4
A0~A9
CS 2114 WE (1) D3~D0
A0~A9
CS 2114 WE (2) D7~D4
A0~A9
CS 2114 WE (2) D3~D0
• A19 ... A13 A12 A11A10 A9...A0
Y1 Y0
A10 CE
A10 CE
A10 CE
A10 CE
...
A0 2176 A0 2176 A0 2176 A0 2176
OE (1) OE (2) OE (3) OE (4)
O... 0
... O... 0
O7
O7
... O... 0 O7
... O... 0 O7
• A19 ... A13 A12 A11A10 A9 ... A0
• 地址线的连接； • 数据线的连接； • 控制线的连接； • 连接中要考虑以下几方面问题： • 1、CPU总线的负载能力 • 一般其输出直流负载能力为带一个TTL负载。现
在，存储器一般都为MOS电路，直流负载很小， 主要负载是电容负载，故在小型系统中，CPU可 以直接与存储器相连接，较大的系统中，若CPU 的负载能力不能满足要求，可以（就要考虑CPU 能否带得动，需要时加上缓冲器，）由缓冲器的 输出带负载。
• 分析：每个芯片的字长为8位，满足存储 器系统的字长要求。每个芯片只能提供 2K个存储单元，需用4片这样的芯片，以 满足容量要求。
• 设计要点：
• 将芯片的11位地址线对应并联，再按次序接 至系统地址总线低11位。
• 将各芯片的8位数据线依次接至系统数据总线 的D0-D7。
• 四个芯片的OE*端并在一起后接至系统控制总 线的存储器读信号，CE*引脚分别接至地址译 码器的不同输出。
• 分析：该存储器的设计可以参考本节的例2 和例3。所不同的是，要根据题目的要求， 按规定的地址范围，设计各芯片或芯片组 片选信号的连接方式。整个存储器的硬件 连线如图所示。
• 2K RAM和8K ROM存储器系统连线图
A13A12A11
Y2
译 码 器
Y7ห้องสมุดไป่ตู้
M/IO A10
A... 9 8088 A0
• 分析：芯片的字长为4位，先用位扩充的方 法，用两片芯片组成1K×8的存储器。再用 字扩充的方法来扩充容量，使用两组经过 位扩充的芯片组来完成。
• 设计要点：芯片10根地址信号引脚并接接至 系统地址总线的低10位，每组两个芯片的4 位数据线分别接至系统数据总线的高/低四位。 地址的A10、A11经译码后的输出，作为两 组芯片的片选信号，每个芯片的控制端直接 接到CPU的读/写控制端上，以实现对存储 器的读/写控制。
00
1 10 0 1 1
00 ：
1 11 0 0 0 ：
00
1 11 0 1 1
1000H
17 F F H 18 0 0 H
1F F F H 2000H
27FFH 2800H
2FFFH 3000H
33FFH 3800H
3BFFH
2716-1 2716-2 2716-3 2716-4