模100BCD码计数器设计

附录一：基于原理图的模100BCD码计数器的设计

1目的：1）练习用原理图输入设计；2）如何用数码管和二极管显示设计；3）如何仿真；4）如何绑定管脚。

2过程

2.1新建原理图文件。点击file->new->block diagram file->OK，如图2-1,图2-2，出现图2-3。

图2-1 新建文件。点击file->new。

图2-2 新建原理图文件。点击block diagram file->OK。

图2-3. 原理图设计输入区域。双击工作区域。

图2-4 宏单元输入界面。点击Library下的+。

图2-5 选用宏单元。键入74160。

2.2 输入设计。双击图2-3的工作区，出现图2-4。在+megafunctions,+others,+primitives中寻找需要的宏单元。也可在Name下输入知道名字的宏单元，如“74160”，“GND”，“VCC”等，如图2-5。

输入设计，如图2-6。存盘为m100_jishuqi，如图2-7。

图2-6 模100BCD码计数器。

图2-7 保存文件。

2.2为本设计建立工程，并放在文件夹..\m100_jishuqi\中。在图2-7中点击是(或点击file->newproject)

出现图2-8；点击next，出现图2-9；输入工程名字和顶层设计名字；点击next，出现图2-10，加入设计文件；点击next，出现图2-11，选择器件（cycloneII系列EP2C70F896C6）；点击

next->next->finish。

图2-8 新建工程。点击Next。

图2-9 输入工程名字和顶层设计名字：mo100_jishuqi。

图2-10 把设计文件加入工程。

图2-11 选择器件：cycloneII系列EP2C70F896C6。

2.3把FPGA没有用到的引脚设定为 as input tri-stated。点击assignment->device,如图2－12；点击

Device and Pin Options，如图2－13所示，把Unused Pins设定为as input tri-stated。

图2－12 assigments->device设置

图2－13 assigments->device->Device and Pin Options->Unused Pins设置

2.5 编译本设计。点击processing->start compilation，进行全编译。

2.6 波形仿真—输入波形文件。

点击file->new->vector waveform file，如图2-14；点击ok，双击工作界面，出现图2-15；点击Node Finder，出现图2-16；过滤器Filter选择Pins Input，点击List，并点击“>>”，选择全部输入信号，如图2-16（也可以点击某个输入信号，如clk，用>选择该输入信号）；过滤器Filter选择Pins Output，点击List，显示所有输出信号，如图2-17；分别点击shiwei，>，gewei，>，就选出了输出信号shiwei[3:0]和gewei[3:0]，如图2-18；点击ok->ok，出现图2-19；利用放大镜（zoom tool）把波形缩放到合适的大小（点击放大镜，点击鼠标左键是放大波形；点击鼠标右键是缩小波形）；至此完成波形文件的输入输出信号选择。

点击输入信号clk，再点击时钟图标，如图2-20，把时钟周期改为20ns；点击ok，出现了输入信号clk的波形，如图2-21；点击信号clr，再点击“1”小图标，clr变高电平，如图2-22，再按下鼠标左键，框选clr信号的前40ns，然后点击“0”小图标，使得clr的前40ns为低电平，如图2-22；至此完成输入波形的输入。

点击file->save，如图2-23，波形文件名和文件夹用缺省的，点击“保存（S）”。

2.7波形仿真—查看仿真波形。

功能仿真。点击菜单processing->simulator tool，出现图2-24；选择simulation mode为functional，点击“generate functional simulation netlist”，如图2-24；点击start，ok，再点击open观查仿真结果，如图2-25。从波形图看出，仿真波形正确，但只能计数到49。要看到完整的仿真，应把仿真时间总长从1us改为10us，方法是：点击菜单Edit->End Time，把1us改为10us，如图2－26，点击ok；从新做仿真，可以看到图2－27的结果。

时序仿真。点击菜单processing->simulator tool，选择simulation mode为timing，点击start，ok，

再点击open观查仿真结果。

图2-14 新建波形文件。点击ok。

图2-15 波形文件输入窗口。

图2-16 选择波形文件的输入信号

图2-17显示波形文件的输出信号

图2-18选择波形文件的输出信号

图2-19 波形文件（已经有了输入输出信号）

图2-20 设置输入时钟clk的周期

图2-21 完成了的clk输入波形

图2-22 完成了的clr输入波形

图2-23 保存波形文件

图2-24 功能仿真设置

图2－25 功能仿真波形

图2－26 修改仿真时间的长度

图2－27 延长仿真时间后的结果

2.8管脚绑定。

管脚绑定的任务就是要把设计中需要的输入信号绑定到指定的FPGA引脚，使得可以从外部器件得到输入信号；把设计中的输出信号绑定到指定的FPGA引脚，以达到控制外部器件的目的。打开文件DE2_70_pin_assignments.csv，如图2－28。图中的B列表示器件的类型及其具体的信号名号，如iCLK_28表示28M的外部时钟的输入端；iAUD_ADCDAT表示音频接口的ADCDAT信号输入端；oHEX0_D[0]表示输出到数码管0的a端；iKEY[0]表示第一个轻触键的输入端；oLEDR[0]表示输出到第1个红色发光二极管的端子。图中列D表示列B中的信号已经连接到了FPGA的对应的引脚。管脚绑定的任务就是把设计中的输入输出信号绑定到DE2_70_pin_assignments.csv文件列D对应的引脚，具体如图2－29所示。具体操作是打开assigments->pins来进行。

输入信号clk的绑定。把iKey[0]作为clk的输入，即把clk绑定到iKey[0]上：查

DE2_70_pin_assignments.csv，iKey[0]对应FPGA的PIN_T29，所以在assigments->pins中找到clk，并把其location设为PIN_T29；

输入信号clr_n的绑定。把iSW[0]作为清零健，即把clr_n绑定到iSW[0]上：查

DE2_70_pin_assignments.csv，iSW[0]对应FPGA的PIN_AA23，所以在assigments->pins中找到clk，