4组合逻辑电路
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
4组合逻辑电路的设计
GDOU-B-11-112广东海洋大学学生实验报告书（学生用表)实验名称组合和逻辑电路的设计课程名称电工学课程号学院(系)专业班级学生姓名学号实验地点实验日期一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图12－1所示。
图12－1 组合逻辑电路设计流程图根据设计任务要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用器件构成逻辑电路。
最后，用实验来验证设计的正确性。
三、实验设备与器件序号名称型号与规格数量1 直流电源+5V 12 逻辑电平开关3 逻辑电平显示器 14 CC4011（74LS00）、74LS54（CC4085)各25 CC401274LS20） 3四、实验内容（一）、设计要求用“与非”门设计一个三人表决电路。
当三个输入端中有两个或三个为“1”时，输出端才为“1”，即指示灯亮。
（二）、实验要求1、根据控制要求写出真值表和逻辑表达式；2、画出用与非门（学生自选）实现其逻辑功能的逻辑电路图，并交实验指导教师审阅；3、经实验指导教师审阅后，按逻辑电路图接线并带上负载（指示灯），调试电路，应满足设计要求。
五、实验预习要求1、根据实验要求设计组合电路，并根据所给的标准器件画出逻辑图。
2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？答：与非门，有零出一，双一出零只要将其一端接高电平，另一端来1时出0，来0时出1即可。
或非门反之，将一端接低电平另一端来1出0，来0时出1，即非。
3、“与或非”门中，当某一组与端不用时，应作如何处理？答：对于本实验，可以悬空，也可以置“1”，但是如果是CMOS要接地。
六、实验报告1、根据设计要求，写出实验的设计过程，画出设计的电路图。
2、通过对所设计的电路进行实验测试，记录测试结果。
实验4 组合逻辑电路1
实验四组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1．掌握组合逻辑电路的功能调试。
2。
验证半加器和全加器的逻辑功能。
3。
学会二进制数的运算规律。
二、实验仪器及材料器件74LS00 二输入端四与非门3片74LS86 二输入端四异或门1片三、预习要求1．预习组合逻辑电路的分析方法．2．预习用与非门和异或门构成的半加器、全加器的工作原理。
3．预习二进制数的运算。
四、实验内容1．组合逻辑电路功能测试。
图4.1（1）．用2片74LS00组成图4.1所示逻辑电路。
为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。
（2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示．（3）。
按表4。
1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式．（4）．将运算结果与实验比较．2．测试用异或门（74LS86）和与非门组成的半加器的逻 辑功能．根据半加器的逻辑表达式可知．半加器Y 是A 、B异或，而进位Z 是A 、B 相与，故半加器可用一个集 成异或门和二个与非门组成如图4.2．（1）．在学习机上用异或门和与门接成以上电路． 接电平开关S ．Y 、Z 接电平显示．（2）．按表4．2要求改变A 、B 状态，填表． 图 4.2 0 1 113．测试全加器的逻辑功能。
（1）．写出图4．3电路的逻辑表达式。
（2）．根据逻辑表达式列真值表．（3）．根据真值表画逻辑函数S i 、 Ci 的卡诺图．图4.3 （4）．填写表4．3各点状态（5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．五、实验报告1．整理实验数据、图表并对实验结果进行分析讨论。
2．总结组合逻辑电路的分析方法。
组合逻辑电路 4组合逻辑电路的分析
2021/7/28
14
4.2 组合逻辑电路的设计
一、组合逻辑电路的设计：根据实际逻辑问题，求出所 要求逻辑功能的最简单逻辑电路。 二、组合逻辑电路的设计步骤
1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、根据器件的类型,简化和变换逻辑表达式; 5、画出逻辑图。
1
C 1
& & Z
&
Z AC AC
2021/7/28
6
4.1 组合逻辑电路分析
A 1
B 1
C 1
X
&
&
&
Y
& & Z
&
3、列写真值表 真值表
AB CXY Z
2、表达式变换
0 0 0 00 0
0 0 1 00 1
X=A
0 1 0 01 0
0 1 1 01 1
Y AB AB AB AB 1 0 0 1 1 1
解：1. 写出输出逻辑表达式
A
B
S Z2 Z3 Z2 Z3
A AB B AB
A(A B) B(A B)
AB AB A B
C Z1 AB
2. 列写真值表。
3. 确定逻辑功能：半加器
2021/7/28
& Z2
A AB
&
Z1
AB
& S
& Z3
B AB
1
C
输入 AB 00 01 10 11
0000
0000 1 1 1 1 G2 G3 1 1 1 1
实验4 组合逻辑电路设计
实验四组合逻辑电路研究（设计性实验）一、实验目的1．掌握用SSI器件实现组合逻辑电路的方法。
2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。
3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。
4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。
二、实验所用仪器设备1．Multisim10中的虚拟仪器2．Quartus II中的功能仿真工具3．GW48-EDA实验开发系统三、实验说明1. 组合逻辑电路的设计一般可按以下步骤进行（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。
（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。
（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。
（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。
2. 常见的SSI和MSI的型号（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2输入与门74LS08等。
（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器74LS153，8选1数据选择器74LS151，16选1数据选择器74LS150等。
四、实验内容（一）基本命题1．设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为：（1）F1：检测到输入数字能被3整除。
（2）F2：检测到输入数字大于或等于4。
（3）F3：检测到输入数字小于7。
第04章 组合逻辑电路习题解
4.7写出下图所示电路的逻辑函数表达式,其中以S3,S2, 写出下图所示电路的逻辑函数表达式,其中以 , , 写出下图所示电路的逻辑函数表达式 S1,S0作为控制信号,A,B作为输入数据,列表说明输出 作为控制信号, , 作为输入数据 列表说明输出Y 作为输入数据, , 作为控制信号 的作用下与A, 的关系 的关系. 在S3–S0的作用下与 ,B的关系. 的作用下与
4.12试画出用 线-8线译码器 试画出用3线 线译码器 线译码器74LSl38和门电路产生如下多输 试画出用 和门电路产生如下多输 出逻辑函数的逻辑图. 出逻辑函数的逻辑图.
Y1 = AC Y2 = AB C + AB C + BC Y3 = B C + AB C
C B A 1
A0 A1 A2 S1 & S2 S3 EN
1,由波形图得到真值表 ,
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 1 1 0 0 1 0 1 1 1 1 1 1 1 0
能对输入信号设置优先级并总是对优先级最高的一 个输入信号进行编码的编码器称作优先编码器. 个输入信号进行编码的编码器称作优先编码器. 变量处打" 表示该变量不管取什么值对输出没有 变量处打"X"表示该变量不管取什么值对输出没有 影响, 影响,在写出函数与或式中表示这是一个并项后消 去的因子. 去的因子.
第4章 组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．图解：B A B A B A AB B AB A AB B AB A F ⊕=∙=∙∙∙=∙∙∙=4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
解：（1）ABD BC CD ABD BC CD L ++=∙∙=L B A=1=1=1FFB A（2）(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕∙⊕= (2)(3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。
4.6习题4.6图10解：（1）ABC C B A F )(++= (2)电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题4.7图 解：（1）根据波形图得到真值表：(2)由真值表得到逻辑表达式为 C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
4 组合逻辑电路
特点： 特点：任何时刻只允许 输入一个编码信号。 输入一个编码信号。 例：3位二进制普通编 位 码器
输 I0 I1 I2 I3 I4 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0
电工理论与应用电子系
Digital Electronics Technology
2010-10-6
4.2 组合逻辑电路的分析与设计方法
一火灾报警系统，设有烟感、 例：一火灾报警系统，设有烟感、温感和紫外光感三种 类型的火灾探测器。为了防止误报警， 类型的火灾探测器。为了防止误报警，只有当其中有两种 或两种以上类型的探测器发出火灾检测信号时， 或两种以上类型的探测器发出火灾检测信号时，报警系统 产生报警控制信号。设计一个产生报警控制信号的电路。 产生报警控制信号。设计一个产生报警控制信号的电路。 分析设计要求， 解：(1)分析设计要求，设输入输出变量并逻辑赋值； 分析设计要求 设输入输出变量并逻辑赋值； 输入变量：烟感 温感B，紫外线光感C； 输入变量：烟感A 、温感 ，紫外线光感 ； 输出变量：报警控制信号 。 输出变量：报警控制信号Y。 逻辑赋值： 表示肯定， 表示否定。 逻辑赋值：用1表示肯定，用0表示否定。 表示肯定 表示否定
A+ A'B = A+ B
0 '0 '
0 ' 0' ' 0
Y2 = I 7 + I 6 + I 5 + I 4
电工理论与应用电子系 Digital Electronics Technology
实例： 实例： 74HC148
西安电子科技大学_数字电路基础课件_4_组合逻辑电路
38
B
A1 －
Y1 Y2
C 1
A0 译 码
器 E1
E2A E2B
Y3
Y4 Y5 Y6 Y7
F
26
译码器 －－ 二－十进制译码器
二－十进制译码器（BCD译码器）：将BCD码译成10位信号 状态（高、低电平）。（如：4－10译码器74LS42）
A3 A2 A1 A0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
E1、 E2A 、E2B都是使能端； E1为高， E2A 、E2B都为低时，译码器工作使能。
24
译码器－－3－8译码器应用
例1：某处理器有16位地址线，可以寻址64KB内存空间。现有8片8KB的存储器， 请设计寻址电路。
例2：将2－4译码器用作数据分配器。
24
38
A13
Y0
A14
－ Y1 Y2
A
A
A
B
B
B
C
C
C
5
ABC ABC
ABC ABC
F
F ABC ABC ABC ABC
组合逻辑电路的分析方法－－例子
2、化简逻辑表达式；
F ABC ABC ABC ABC ABC
A
B
C
F
0
0
0
0
0
0
1
1
3、由逻辑表达式列出真值表；
0
1
0
1
0
1
1
0
1
0
0
1
4、由真值表概括出逻辑功能。
0000111
0011011
0101101
数字逻辑 第四章 组合逻辑电路
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2008-10-20 27
举例：设计一个对8个输入信号编码的电路（8线-3线 编码器）。要求用与非门实现。P83 （1）列编码真值表
2008-10-20
28
（2）写表达式
A = Y4 + Y5 + Y6 + Y7 B = Y2 + Y3 + Y6 + Y7 C = Y1 + Y3 + Y5 + Y7
2008-10-20
C = AB
11
（3）画出逻辑电路图
逻辑符号
2008-10-20
12
2）全加器 不仅考虑本位加数、被加数的相加而且还考 虑相邻低位的进位信号的加法运算。
（1）列出全加器的真值表 P75表4-6
2008-10-20
13
（2）由真值表求表达式:
①用卡诺图求出反函数的最简与或表达式
给定：逻辑电路图； 求出：电路的逻辑功能。 分析的主要步骤如下(SSI)：P69-70 (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)评述逻辑功能。
2008-10-20
组合逻辑电路的分析举例 [例4-1] P70
4
4.2.2 中规模集成（MSI）组合逻辑电路的分析方法 一般采用功能表分析法 [例4.2] P71
37
（5）二-十进制编码器优先编码器 8421BCD码（10线-4线）优先编码器74LS147 逻辑符号 P86图4.27
数字电子技术
4 组合逻辑电路
2008-10-20
1
4 组合逻辑电路
4.1 组合逻辑电路特点及逻辑功能表示方法 4. 2 组合逻辑电路的分析 4. 3 组合逻辑电路的设计 4. 4 常用组合逻辑电路 4. 5 组合逻辑电路综合应用实例 4. 6 组合逻辑电路中的竞争冒险
2008-10-20 2
4.1 组合逻辑电路特点及逻辑功能表示方法
2008-10-20 7
（3）用存储器和可编成逻辑器件实现，在8节章 中介绍。 4.3.2 组合逻辑电路设计的一般步骤（SSI）。（p72） （1）根据设计求列出真值表 （2）写出逻辑表达式 （3）逻辑化简和变换 （4）画出逻辑图 组合逻辑电路设计举例 [例4-3] P72
2008-10-20 8
ST EN A0 A1 A2 D0 D1 D2 D3 151 D4 D5 D6 D7 MUX
选择 输入端
Y
互补输出端
数据 输入端
Y
2008-10-20
23
74LS151的功能表 禁止 状态 工作 状态
ST
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
MUX
Y
151
Y
2008-10-20
2 ≥M
n
2008-10-20 26
目前经常使用的编码器有普通编码器和优先编码 器两种。普通编码器任何时刻只允许输入一个请求 编码信号，否则输出将发生混乱。优先编码器则允 许两个以上的信号同时请求编码。 按照被编码的信号个数又可分为： （1）二进制编码器： = 2n M （2）二-十进制编码器：M = 10 （3）N进制编码器：M = N 1）二进制编码器
4.4 常用组合逻辑电路
常用组合逻辑电路模块：加法器、数据选择器、 数值比较器、编码器、译码器等，它们均属MSI。 4.4.1 数值比较器 功能：用于比较两个二进制数值（大小或相等） 的电路。 一位数值比较器的设计 [例4-3] P72 四位数值比较器的应用P73-74 （1）组成4位并行比较器 （2）组成5位并行比较器 （3）组成多位并行比较器
允许编 码，但无 有效编码 请求。
（1）选通输入端：只有在 S T =0时，编码器才执行编码任 务；而在 S T =1时，编码器处于禁止状态，所有输出端均被封 锁为高电平。 2008-10-20
33
(2) 编码输入端：I0~I7 上面均有“—”号，这表示编码输入 低电平有效。编码输出端：Y 、Y 、Y ，上面均有“—”号,表示 2 1 0 编码输出是反码。
2）集成数据选择器的产品简介 3）集成数据选择器的典型应用p81-82 （1）构成“可编成逻辑信号发生器 （2）实现逻辑函数 [例4.4]
2008-10-20
[例4.5]
25
4.4.4 编码器
编码 : 用二进制代码表示文字、符号、数码等特 定信息的过程，称为编码。 编码器:实现编码的逻辑电路，称为编码器。 被编码的信号个数 M 与二进制代码的位 数n之间应满足下列关系
2008-10-20 9
4.4.2 加法器
加法器:实现两个二进制数的加法运算的电路。 分类：半加器、全加器 分类：
1)半加器：只能进行本位加数、被加数的加法 运算而不考虑低位进位。 设计一个半加器。P74-75
2008-10-20 10
（1）列出半加器的真值表：
（2）由真值表写出表达式:
S = AB + A B = A ⊕ B
Ci = Ai Bi + Bi Ci −1 + Ai Ci −1
14
②由真值表直接写出逻辑表达式，再经代数法 化简和转换得：
Si = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1
= ( Ai ⊕ Bi )Ci−1 + ( Ai ⊕ Bi )Ci−1 = Ai ⊕ Bi ⊕ Ci−1
A = Y4 + Y5 + Y6 + Y7 = Y4Y5Y6Y7
B = Y2 + Y3 + Y6 + Y7 = Y2Y3Y6Y7
C = Y1 + Y3 + Y5 + Y7 = YY3Y5Y7 1
2008-10-20 29
A = Y4 + Y5 + Y6 + Y7 = Y4Y5Y6Y7
B = Y2 + Y3 + Y6 + Y7 = Y2Y3Y6Y7
C i = Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1
= Ai Bi + ( Ai ⊕ Bi )C i- − 1
C i = Ai Bi + ( Ai ⊕ Bi )Ci-1
2008-10-20 15
S i = Ai ⊕ Bi ⊕ C i −1
2008-10-20 18
例：将8421BCD码转换成余3码。 余3码＝8421BD码＋3(即0011) 余3码
2008-10-20 8421BCD码
0011
19
4.4.3 数据选择器
功能：实现从多个数据输入信号中任意选择一 个作为输出的电路，叫做数据选择器，也称为多路 选择器或多路开关。用它还可以实现各种逻辑函数。 常见的数据选择器有四选一、八选一、十六选 一电路。
正在优先编 码
例如:用两片74LS148优先编码器的YS和YEX扩展端实现 16线—4线优先编码器。P86图4.26 2008-10-20
36
编码输出的最高位码输出为原码 编
(2)片无有效 编码请求时才 允许(1)片编码
优先权 最高 两片74LS148组成16线—4线优先编码器 2008-10-20
选通 输入端 数据 输入端
2008-10-20
153输出端逻辑表达式：
Y = ST[( A1 A0 )D0 + ( A1 A0 )D1 + ( A1 A0 )D2 + ( A1 A0 )D3 ]
八选一数据选择器74LS151逻辑符号、功能表如下p81 74LS151
2008-10-20
22
选通 输入端
Si = Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1
Ci = Ai Bi + Bi Ci −1 + Ai Ci −1
Si = Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1
2008-10-20
（3）根据逻辑表达式画出全加器的逻辑电路图
由与或非式可画出全加器的逻辑电路图,如图4.１０ (a)p76 由与异或式可画出全加器的逻辑电路图如下：
≥1 Ai Bi Ci-1 =1 Ci
=1
Si
全加器符号：
2008-10-20
Ai Bi Ci-1 CI
∑ CO
Si Ci
16
3）集成加法器简介及其应用 （1）组成多位二进制加法器
数码输入 电源 级联输入 数码输入
输出 地
2008-10-20
5
表4-10 四位数值比较器74LS85的功能表
输 A3，B3 1 0 1 0 A2，B2 × × 0 1 1 0 入 A1，B1 × × × × 0 1 1 0 A0，B0 × × × × × × 0 1 级联输入 IA＞BIA＜B IA = B × × × × × × × × × × × × × × × × × × × × × × × × 1 0 0 0 1 0 0 0 1 输 出
（2）组成二进制减法器 （3）组成二进制加/减法器 （4）实现数码之间的转换 2008-10-20
P77-78
17
二进制并行加法/减法器
S3 C3 A3 A2 A1 A0 B3 =1 B2 =1 B1 =1 S2 S1 S0 C0-1 B0ቤተ መጻሕፍቲ ባይዱ=1
被加数/被减数
加数/减数
加减控制
C0-1＝0时，B⊕0=B，电路执行A+B运算； 当C0-1＝1时，B⊕1=B，电路执行A－B=A+B运算。