电工学(下册)电子技术基础 第7章 习题解答
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第7章 触发器和时序逻辑电路
7.1 如图所示的基本RS 触发器的电路图以及D R 和D S 的工作波形如图7.1所示，试画出Q 端的输出波形。
(b)
D
R D
S
图7.1 习题
7.1的图
解：
D
R D
S Q
7.2 同步RS 触发器电路中，CP ，R,S 的波形如图7.2所示，试画出Q 端对应的波形，设触发器的初始状态为0。
Q
Q
CP
(a)(b)
CP
S
R
图7.2 习题7.2的图
解：
CP
S
R Q
7.3 图7.3所示的主从结构的RS 触发器各输入端的波形如图（b ）所示。D S =1，试画出Q 、Q 端对应的波形，设触发器的初始状态为
(a)(b)
CP
D R S
R
图7.3 习题7.3的图
解：
CP
D R S
R
Q
7.4 试分析如图所示电路的逻辑功能。
图 7. 4习题7. 4的图
解：
11n J Q K Q JQ KQ Q
+===+=
所以构成T ’触发器，具有计数功能。
7. 5 设JK 触发器的初始状态为0，画出输出端Q 在时钟脉冲作用下的波形图。
Q
Q
CP
1CP
图7.5习题7. 5的图
解： JK 触发器J 、K 端均接1时，计数。
CP
Q
7.6 在图7.6所示的信号激励下，画出主从型边沿JK 触发器的Q 端波形，设触发器的初始态为0。
CP
J K
(a)(b)
图7.6 习题7.6的图
解：
CP
K
J
Q
7.7 一种特殊的同步RS 触发器如图7.7所示，试分析其逻辑功能。
Q
Q
CP
图7.7 习题7.7的图
解：CP 为0时，保持；CP 为1时，R=S=0，则保持，R=S=1时置0，当R=0，S=1时，置1，当R=1，S=0时，置0。
7.8如图所示的
D 触发器的逻辑电路和波形图如图所示，试画出输出端Q 的波形图，设触发器的初始态为0。
（a ）（b ）
D
CP
图7. 8习题7. 8的图
解： D
CP Q
7.9 图7.9所示的边沿T 触发器，T 和CP 的输入波形如图7.9所示，画出触发器输出端Q 和Q 的波形，设触发器的初始状态为0。
T Q
Q
CP CP
T
(a)
(b)
图7.9 习题7.9的图
解： T=1时计数，T=0的时候保持。
CP
T Q
Q
7.10 试将RS 触发器分别转换为D 触发器和JK 触发器。
解： RS 触发器的电路方程，n 1D D n Q S R Q +=+；JK 触发器的特性方程为
n+1n n Q JQ KQ =+。因为RS 不能同时为1，不
能满足J=K=1的条件，所以变换JK 的特性方程为n+1n n n Q JQ KQ Q =+。所以有n S J Q =，
n R KQ =
再将上述的JK 触发器转换成D 触发器。
7.11触发器的状态如图所示，设初始状态为0，请画出输出
Q 的波形。
CP A
B
Q
J
图7.10 习题7.11的图
解：
CP A B
Q
7.12 D 触发器组成的电路与A 、B 端的波形如图7.11所示，请画出Q 的波形图。设
A
CP A
B
图7.11 习题7.12的图
解： B 低电平时无条件直接置0,高电平时，触发器正常工作。
CP
A B Q
7.13 画出图Q 端的波形。
Q
Q
CP
A (1)
(2)
CP
CP A
图7.12 习题7.13的图
解：（1）连成T ’触发器，计数。
CP Q
（2）连成D 触发器，波形图如下
CP A Q
FF 0FF 1FF 2FF 3
图7.13 习题7.14的图
解：异步时序电路，D 触发器经反馈连接成T ’触发器，实现计数，是异步十六进制加
法计数器。
7.15将D 触发器转换成T 触发器，则如图7.14所示的虚线中应该采用什么门电路。
T
图7.14 习题7.15的图
解：首先分析T 触发器的逻辑功能，可知，在CP=0时，触发器保持原态，在CP=1时，触发器的状态由T 决定，T=1时，翻转计数，T=0时，保持。其特征方程为
1n n n Q TQ TQ +=+
而Q 触发器的特征方程为
1n Q D +=
可得，n n D TQ TQ =+，即可用异或门。即虚线中加入异或门即可。
7.16 在图7.15所示的逻辑图中，试画出Q1和Q2端的波形，如果时钟脉冲的频率是