数字电子技术项目式教程(黄天录)章 (6)
合集下载
《数字电子技术 》课件第6章
图6.3 SRAM存储元
2. DRAM存储元 静态MOS管组成的存储元中管子数目较多， 不利于提 高集成度。 为了克服这些缺点， 人们利用大规模集成工艺， 研制出了动态DRAM。 DRAM存储信息的原理基于MOS管 栅极电容的电荷存储效应。 由于漏电流的存在， 电容上存储的信息不能长久保持， 因而必须定期给电容补 充电荷， 以免存储的信息丢失， 这种操作称为再生或刷新。
图6.5 随机读/写存储器位扩展方式
2. 字扩展方式 字扩展的方法是将地址线、 输出线对应连接, CS分别与译码器的输出端连接。 图6.6所示为4片256×8 RAM扩展为1024 ×8 RAM， 需要有10根地址输入线。
图6.6 随机读/写存储器字扩展方式
然而每片集成电路上的地址输入端只有8位(A0~A7)， 给出的地址范围全部是0～255， 无法区分4片中同样的地址 单元。 因此增加了两位地址代码A8、A9， 使地址代码增加 到10位， 才得到1024地址。 图6.6中通过2线-4线译码器选 择每片RAM的片选端CS， 当CS=0时， 该片被选中工作, 当 CS=1时， 该片RAM不工作， 从而实现了4片RAM轮流选通 工作。
3. 可擦除可编程只读存储器 可擦除可编程只读存储器(EPROM)不仅可以编程, 而且 写入的信息可以擦除， 从而再编入新的信息， 即可多次编 程。 因此熔丝结构、 二极管结构不能作为EPROM的编程单 元， 而应采用浮栅型MOS管。 编程时， 给写入“0”信息的 MOS管的浮栅充电； 若要擦除信息， 则以紫外光照射使浮 栅上所积累的电荷消失。
地址译码电路实现地址的选择。 在大容量的存储器中， 通常采用双译码结构， 即将输入地址分为行地址和列地址 两部分， 分别由行地址译码电路、 列地址译码电路译码。 行地址译码电路、 列地址译码电路的输出作为存储矩阵的 行地址选择线、 列地址选择线， 由它们共同确定欲选择的 地址单元。 地址单元的个数N与二进制地址码的位数 n满足关系式N=2n。 图6.2是一个1024×4位的RAM实例。
《数字电子技术--刘汉华》第6章 时序逻辑电路
0100 /1 /1
/0 1101
/0 1100
/C
1000
0111
0110
/0
/0
/0
能够自启动的时序电路。
0101
触发器的状态 时钟信号 输出
clk(clk0 ) Q3 Q2 Q1 Q0 clk3clk2 clk1 C
0 0000000 0
0001101 0
0 0 10 01 0 0
00111110 01000000 01011010 01100100 01111110 10000000 10011011 0 00 00 0 0 0
RD为清零端
此寄存器为并行输入/并行输出 方式。在CLK↑时，将D0 ～ D3 数据存入，与此前后的D状态 无关，而且由异步置零（清零） 功能。
图6.3.2
二 、移位寄存器 首先是寄存器，然后是移位。 1.由D触发器构成的4位移位寄存器（右移）： 电路如图6.3.3所示。
图6.3.3
分析： 驱动方程： 状态方程：
时序逻辑电路的分析： 给定时序电路
找出该电路的逻辑功能
即找出在输入和CLK作用下，电路的次态和输出。
步骤：
11（.. 写从也给就驱定是动的存方逻储程辑电路电中路每图个中触写发出器每输个入触信发号器的的逻驱辑动函方数程
式）；
2可2..把写以得状得到到态的每方驱个程动触方发程器代的入状相态应方触程发，器由的这特些性状方态程方中程，得就
状态用ql
q1表示。
部 输
原状态:
q l
…
q 1
入状
外
新状态： q … q*
态
l
1
三、描述其逻辑功能的方程组
变 量
《数字电子技术》课件第六章
Q1nQ2n Q3n
C Q3n
根据方程可得出状态迁移表， 如表 6－1 所示， 再由 表得状态迁移图， 如图 6－2 所示。 由此得出该计数器为 五进制递增计数器， 具有自校正能力(又称自启动能力)。
所谓自启动能力， 指当电源合上后， 无论处于何种状 态， 均能自动进入有效计数循环; 否则称其无自启动能力。
J 3 Q1nQ2n
___ ___
次态方程和时钟方程为 Q1n1 Q3n Q1n
___
Q2n1 Q2n
K3 1 CP1 CP CP2 CP1
___
Q3n1 Q1nQ2n Q3n
CP3 CP
由于各触发器仅在其时钟脉冲的下降沿动作，其余 时刻均处于保持状态，故在列电路的状态真值表时必须 注意。
(1) 当现态为000时，代入Q1和Q3的次态方程中，可
知在CP作用下Qn+1=1,
Q n 1 3
0
，
由于此时CP2=Q1,
Q1由
0→1 产生一个上升沿，用符号↑表示，故Q2处于保持状
态， 即 Q2n1 Q2n 0 。 其次态为 001。
(2)
当现态为
001
时，
Q n1 1
0,
Q n1 3
0
，此
z Q1n
(2) 列出状态真值表。 假定一个现态， 代入上述次态方程中得相应的次态， 逐个假定列表表示即得相应的状态真值表， 如表 6－3 所示。
(3) 画出状态迁移图。 由状态真值表可得出相应的状态图， 如图 6－8 所示。
图 6-8 例 3 状态迁移图
(4) 画出给定输入x序列的时序图。 根据给出的x序列， 由状态迁移关系可得出相应的次 态和输出。 如现态为 00， 当x=1 时， 其次态为 01， 输出 为0； 然后将该节拍的次态作为下一节拍的现态， 根据输 入x和状态迁移关系得出相应的次态和输出， 即 01 作为第 二节拍的现态。 当x=0 时， 次态为 11， 输出为 0， 如此 作出给定x序列的全部状态迁移关系， 如下所示， 其箭头 表明将该节拍的次态作为下一节拍的现态。
数字电子技术项目教程课后作业答案
数字电子技术项目教程课后作业答案数电项目1答案：1.1（1）27（2）47（3）26.51.2（1）100101（2）110001.101（3）1000.0010011.3（1）(127)8(57)8(2)(1566)8(376)16(3)(26.32)8(16.68)161.4（1）1011110.100101(2)1101001100(3)10101111011.11110011.5（1）(01000111)8421BCD（2）(10010011.00010100)8421BCD（3）(00010011)8421BCD1.6（1）5791.7（1）Y(AB)(CD)Y'(AB)(CD)(2)Y{(AB)CD}EGY'{(AB)CD}EG(3)1.8Y(AB)CABCY'(ABC)ABC(1)YABCABCABCABCABC(2)YABCABCABCABC(3)YABCDABCDABCDABCDABCD1.9(1)Y=A+B+C(2)YABCD(3)YDABACBC1.10(1)YACADBC(2)YCDABCADABC数电(3)YBDABC(4)Y=D1.11只要有一个输入端为低电平，输出就为高电平，如果没有输入，电路输出低电平；多余输入端不能悬空。
1.12OC门输出必须外接上拉，三态门有三个状态：高电平，低电平，高阻态。
1.13Y1ABCY2AB1.14C=0时Y1B；C=1时Y1ABY2ABABC=1时Y3A；C=0时Y3ABC=1时Y4AB；C=0时Y4AB1.15TTL电路驱动CMOS电路将TTL电路输出的高电平提高到3.5V以上；在CMOS电路输出端与TTL电路输入端接入CMOS驱动器。
项目2答案：2.1N2.21、02.3保持、翻转2.4Q2.5n1JQnKQn、Qn1D2.6数电2.72.82.92.10项目3答案：3.1当输入为3时，电路输出高电平。
3.2当A<B时Y1输出1；当A=B时Y2输出1；当A>B时Y3输出1。
数字电子技术项目教程PPT课件(共8单元)项目1 逻辑状态笔的设计与制作
Y AB
A
≥1
Y
B
或非门的逻辑功能可归纳为：“有l出0，全0出l”。 实际应用的或非门的输入端可以有多个。
3）与或非运算
与或非运算是与、或、非三种基本逻辑的复合运算。先进行 与运算，再进行或运算，最后进行非运算，其表达式为
Y AB CD
逻辑符号
A
＆ ≥1
B
Y
C
D
4）异或运算及同或运算
若两个输入变量A、B的取值相异，则输 出变量Y为1，若A、B的取值相同，则Y为
0，这种逻辑关系称为异或逻辑关系。 逻辑表达式 Y A B AB AB
若两个输入变量A、B的取值相同，则输 出变量Y为1。若A、B取值相异，则Y为0,
这种逻辑关系称为同或逻辑关系。 逻辑表达式 Y AB AB
Y 和A之间的关系可用下式表示
YA
逻辑功能：“有0出1，全1出0”
A
＆
Y
B
R
E
A
Y
2. 几种常用的复合逻辑运算
与非运算
与非运算是与运算和非运算的复合运算。先进行与运算 再进行非运算，其表达式为
Y A B
A
＆
Y
B
与非门的逻辑功能为：“有0出1，全1出0”
2）或非运算
或非运算是或运算和非运算的复合运算。先进行或运算， 后进行非运算，其表达式为
、大规模集成电路(LSI)和超大规模集成(VLSI)电路。 （3）按使用的半导体类型分类:可分为双极型电路和单极型电路。 （4）按电路的逻辑功能分类:按电路的逻辑功能的不同可分为组合逻辑电路和
时序逻辑电路。
4．数字电路的应用
（1）数字通信 数字通信系统适于多路远程传输，还能应用于计算机进行信息处理和控制，
数字电子技术课件第六章 时序逻辑电路(调整序列码)0609
（3）移入数据可控的并行输入移位寄存器
Z
M
Z D3 X Q3MX Q3NX
N 0 1 0 1
Q3n+1 置0 Q3不变 Q3计翻 置1
0 0 1 1
X 0, Z D3 同步（并行）置数 X 1, Z M Q3 NQ3 右移
右移数据由MN组合而定
3、双向移位寄存器 加选通门构成。
t1
t2
t3
存1 个 数 据 占 用1 个 cp
D1 D2 D3、 Q1 Q2 Q3波形略
二、移位寄存器
移位：按指令(cp),触发器状态可 向左右相邻的触发器传递。 功能：寄存，移位。
构成：相同的寄存单元（无空翻触发器）
共用统一的时钟脉冲（同步工作） 分类：单向、双向
1、单向移位寄存器（4位，右移为例，JK触发器构成） （1）电路：4个相同寄存单元(4个JK触发器)； 同步cp为移位指令； 移1(即: Qn+1 =1) → J=1，K=0 移0(即: Qn+1 =0) → J=0，K=1
1
4个脉冲以后 可从Q3～Q0并 行输出1101
2、并行输入移位寄存器
可预置数的移 位寄存器
（1）选通门——与或逻辑，2选1数据选择器 A B X X:控制信号 F=AX+BX X=1,F=A X=0,F=B
1
&
≥1
F
（2）电路（4位，右移，JK触发器构成）
X控制信号：X＝0，置数； X＝1，右移。 Dr右移数据输入端。 D3～D0并行数据输入端。
X控制信号：X＝0，左移，DL左移数据输入端。 X＝1，右移，Dr右移数据输入端；
双向移位寄存器示例，X控制信号：X＝0，左移， X＝1，右移，
《数字电子技术基础》第五版课件第六章_时序逻辑电路
例
J Q0 CP CP
K Q0
J Q1 CP
K Q1
J Q2 CP
K Q2
J Q3 CP K Q3
异步时序电路，时钟方程：
1
CP0 CP
写
CP1 CP3 Q0
均为下降沿触发
方 程
CP2 Q1 驱动方程： J 0 K 0 1
式
J1 Q3n
K1 1
J2 K2 1
J3 Q2nQ1n K3 1
《数字电子技术基础》第五版
第六章 时序逻辑电路
6.1 概述
《数字电子技术基础》第五版
一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
0010
0011
0100
1101
1001 1000
0111
0110
0101
1100
CP
01 0 1 0 1 0 1 0 1 0 Q0
Q1 0 0
1
1
0
0
1
1
0
0
0
Q2 0 0 0 0 1 1 1 1 0 0 0
Q3 0 0 0 0 0 0 0 0 1 1 0
《数字电子技术基础》第五版
5
电路功能
从状态图和时序图可以看出，此电 路为异步十进制加法计数器。
Q3
Q0n1 Di、Q1n1 Q0n、Q2n1 Q1n、Q3n1 Q2n
输入 Di CP
现态
Q0n Q1n Q2n Q3n
数字电子技术第三版第六章课件
UT 32VCC或UCO 下限阈值电压
UT 13VCC或12UCO
回差电压
UT = UT+ – UT–
6.1.2 集成施密特触发器
一、CMOS 集成施密特触发器 （一） 引出端功能图
1A 1 1Y 2
2A 3 2Y 4
3A 5 3Y 6
VSS 7
CC40106
14 VDD
13 6A 1A 1
12 6Y 1B 2
uY
施密特反相器
uA
A
Y
uY
UTH ?
TTL： 1.4 V
CMOS：1
2
V
DD
UT+ 上限阈值电压 UT–下限阈值电压
回差电压： U TU T U T
一、电路组成及工作原理
8 +VCC
4
工作原理 uI
VCC
UCO 5
6
uI
2
10
&Q1
3
uO1
+VDD
2 3
VCC
1 3
VCC
OuO
&
UOH
t
010
谐波分量，故称作多谐振荡器。
6.3.1 555 定时器构成的多谐振荡器
设计思想：多谐振荡器是无稳态电路，两 个暂稳态不断地交替。
利用放电管T作为一个受控电子开关，使 电容充电、放电而改变TH＝TR，使触发器交 替置0、置1。
6.3.1 555 定时器构成的多谐振荡器
一、电路组成和工作原理
8 +VCC 4
GND 1
TR 2 555
OUT 3
RD 4
8 VCC 7 DIS
6 TH 5 CO
双极型 （TTL） 电源: 4.5 16V
UT 13VCC或12UCO
回差电压
UT = UT+ – UT–
6.1.2 集成施密特触发器
一、CMOS 集成施密特触发器 （一） 引出端功能图
1A 1 1Y 2
2A 3 2Y 4
3A 5 3Y 6
VSS 7
CC40106
14 VDD
13 6A 1A 1
12 6Y 1B 2
uY
施密特反相器
uA
A
Y
uY
UTH ?
TTL： 1.4 V
CMOS：1
2
V
DD
UT+ 上限阈值电压 UT–下限阈值电压
回差电压： U TU T U T
一、电路组成及工作原理
8 +VCC
4
工作原理 uI
VCC
UCO 5
6
uI
2
10
&Q1
3
uO1
+VDD
2 3
VCC
1 3
VCC
OuO
&
UOH
t
010
谐波分量，故称作多谐振荡器。
6.3.1 555 定时器构成的多谐振荡器
设计思想：多谐振荡器是无稳态电路，两 个暂稳态不断地交替。
利用放电管T作为一个受控电子开关，使 电容充电、放电而改变TH＝TR，使触发器交 替置0、置1。
6.3.1 555 定时器构成的多谐振荡器
一、电路组成和工作原理
8 +VCC 4
GND 1
TR 2 555
OUT 3
RD 4
8 VCC 7 DIS
6 TH 5 CO
双极型 （TTL） 电源: 4.5 16V
数字电子技术基础第六章
解 (1) 写出电路方程式 ① 时钟方程 ② 驱动方程
D2= Q0 Q1
数字电子技术基础第六章
(2) 求电路状态方程
D2= Q0 Q1
数字电子技术基础第六章
(3)列电路状态转换真值表
D2= Q0 Q1
CP2 D2 CP1 D1 CP0 D0
000
00 1
10
0
1
001
0
1
00
1
0
010
00 0
10
Z(Z1，…Zj)
Q(Q1，…Qr)
各信号之间的逻辑关系方程组： Z＝F1(X，Qn) Y＝F2(X，Qn) Qn+1＝F3(Y，Qn)
Y(Y1，…Yr)
输出方程 驱动方程 状态方程
数字电子技术基础第六章
6.1.2 时序逻辑电路的分类
1、从控制时序状态的脉冲源来分： 同步： 存储电路里所有触发器有一个统一的时钟源
数字电子技术基础第六章
例：分析下图逻辑电路。
解：电路中，FF1的时钟CP1未与时钟源CP相连，属异步时序电路。 ⑴ 写各逻辑方程式：
。
① 各触发器的时钟信号逻辑方程： FF0：CP0＝CP，上升沿触发； FF1：CP1＝Q0，仅当Q0由0→1时，Q1状态才可能改变，否则 Q1 状态保持。 ② 输出方程：
数字电子技术基础第六章
（2）用D触发器实现
数字电子技术基础第六章
例2 试设计一个同步时序电路，要求电路中触发器Q0、Q1、 Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图 所示的时序关系。
解： 据题意可直接由波形图画出电路状态图。
(1) 确定触发器的类型和个数
选择3个上升沿触发的JK 触发器。
第六章_清华1 ppt课件
用A（1位）表示输入数据
用Y（1位）表示输出（检测结果）
三、规定电路状态的编码
《数字电子技术基本教程》
取n=2，取 Q1Q 0 的00、01、10为S0、S1、S2 则，
Q1*AQ 1AQ 0 Q0*AQ1Q0 Y AQ1
《数字电子技术基本教程》
四、选用JK触发器，求方程组
Q1*AQ 1AQ 0 Q0*AQ1Q0 Y AQ1
异步置0
《数字电子技术基本教程》
CLR D K L D EE P 工T 作模式 X 0 X X X 置0 1 0 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持（C=0） 1 1 1 1 计数
（3）任意进制计数器的构成方法
《数字电子技术基本教程》
用已有的N进制芯片，组成M进制计数器，是常用的方法。
AQ1Q2 AQ1Q2
Q 2Q 1
Q
* 2
Q
* 1
Y
A
0
1
00 01/1 11/0
01 10/0 00/0
10 11/0 01/0
11 00/0 10/1
二、状态转换图
《数字电子技术基本教程》
四、时序图
《数字电子技术基本教程》
6.3 常用的时序逻辑电路
《数字电子技术基本教程》
6.3.1 寄存器
T0始终等于1
《数字电子技术基本教程》
《数字电子技术基本教程》
器件实例：SN74163
《数字电子技术基本教程》
同步置0
CLR KL D EP ET 工作模式 0 X X X 置零 1 0 X X 预置数
X 1 1 0 1 保持 X 1 1 X 0 保持（C=0）
1 1 1 1 计数
数字电子技术项目教程
数字ቤተ መጻሕፍቲ ባይዱ子技术项目教程 ppt 课件
2.逻辑功能分析 现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。
同步RS触发器功能表
R
0 0 0 0 1 1 1 1 1 1 0 0 1 1
S
0 0 0 1 0 1 1 0
Qn
0 1
Qn+1
0 1 1 1 0 0 × ×
数字电子技术项目教程 ppt 课件
项目二 抢答器电路设计与装调
专题1 专题2 任务1 任务2 RS触发器 JK、D、T、T′触发器 抢答器电路仿真 抢答器电路制作与调试
数字电子技术项目教程 ppt 课件
专题1 RS触发器
• 触发器是构成时序逻辑电路的基本单元电路。 • 触发器具有记忆功能，能存储一位二进制数码。它有两个 稳定的状态：0状态和1状态；在不同的输入情况下，它可 以被置成0状态或1状态；当输入信号消失后，所置成的状 态能够保持不变。 • 触发器有三个基本特性： • （1）有两个稳态： 0状态和1状态； • （2）在不同的输入情况下，它可以被置成0状态或1状态； • （3）当输入信号消失后，所置成的状态能够保持不变。
3．T′触发器 若将T触发器的输入端接成固定高电平“1”，则触发器就变成了“ 翻转型触发器”或“计数型触发器”，每来一个CP脉冲，触发器状 态就改变一次，这样的触发器有些资料上称其为T′触发器。
任务1 抢答器电路仿真
1.启动Multisim 10，单击电子仿真软件Multisim 10基本界面元件工具条 上的“Place TTL”按钮，从弹出的对话框“Family”栏中选择“74LS” ，再在“Component”栏中选取二输入与非门“74LS00N”2只、四输 入与非门“74LS20N”2只，如图所示，将它们放置在电子平台上。 2.单击元件工具条“Place Indicator”按钮，在弹出的对话框中，在 “Family”栏中选择“LAMP”，再在“Component”栏中选取 “5V_1W”，如仿真图一所示，再单击对话框右上角的“OK”按钮， 如图所示，将灯泡放置在电子平台上。 3.将其它元件调齐，并按仿真图二图连成仿真电路。 4.开启仿真开关，将仿真结果记录在下表中，并分析仿真结果。
数字电子技术 教案~项目6
授课教案
No 1 授课内容
一、复习
什么是电压比较器，电压比较器的功能有哪些？
二、导入课程
利用电压比较器和其它元件可以组成555定时器，555定时器
的原理与功能有哪些？用555定时器组成的基本脉冲电路在实际
生活中有哪些应用呢？
三、课程设计过程
1.1.数字钟的制作
1.1 任务设计需求及分析
1.设计电路产生1HZ标准秒信号；
2、秒、分为00-59六十进制计数器；
3、时为00-23二十四进制计数器；
4、可手动校正：能分别进行秒、分、时的校正。
只要将开关置于
手动位置。
可分别对秒、分、时进行手动调整；
5、整点报时：当电子钟显示时间到整点时，能通过蜂鸣器发出声
音。
1.2.电路设计
（1）时钟脉冲产生电路设计
（2）分频器电路设计
（3）时钟计数电路设计
（4）译码驱动及显示单元电路设计
（5）时钟校正电路设计
（6）整点报时电路设计
1.3.知识拓展—数字电路的设计思路
1.明确电路的总体方案。
2.分割总体方案成若干独立的子功能部。
3.设计实现各子功能部件
4.将各功能部件组装数字电路
No 2 授课内容
No 3 授课内容
No 4 授课内容
No 5 授课内容。
《数字电子技术》黄瑞祥 第六七章习题答案
《数字电子技术》黄瑞祥第六七章习题答案----b1e89180-6ea5-11ec-8726-7cb59b590d7d《数字电子技术》黄瑞祥第六七章习题答案第六章6-1答：rom只能读不能写，而ram可随机读写。
6-2输入b3b2b1b0为四位二进制，输出y7y6y5y4y3y2y1y0为b3b2b1b0的平方，逻辑图：存储内容（数据）rom24×8地址数据[0]ay0d7d6d5d4d3d2d1d0[1]ay1000000000b0[2]ay2b0110[3]ay3100000001b22a[4]ay4b[5 ]ay20000010033155[6]ay6……cs[3]ay7oe151********-3输入b7b6b5b4b3b2b1b0为八位二进制，输出y7y6y5y4y3y2y1y0为格雷码，逻辑图：存储内容（数据）b0rom24×8地址数据b01b1[0]ay0d7d6d5d4d3d2d1d02b2[1]ay1000000000b33a0[2]ay240100000001b51255[3]ay 3b62[4]ay4200000011b37[5]ay5[6]ay……6cs[3]ayoe7一百五十一亿零一6-4x=0为加法计数，x=1为减法法计数，逻辑图：存储内容（数据）地址rom24×4001a23134数据000010101100000001100000000111010000000000000regq0q1q2q3yxcsoe[0]a[1]a[2]a[3]a[4]a00001 (010*******)CP10~151********。
110001100126~316-5可编程器件包括prom、pal、Gal低密度PLD和CPLD、FPGA高密度PLD。
它们的共同特点是可以实现高速数字逻辑。
6-6相同点：结构上均采用“与-或”结构，不同点：gal和pal输出结构不同，pal 采用固定输出结构，gal输出采用可编程的宏单元结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
项目六 温度检测与显示电路的实现 图 6－2 温度检测原理电路框图
项目六 温度检测与显示电路的实现
任务 模/数转换器( ADC )
A / D 转换器是用来把连续变化的模拟信号转换为一定格 式的数字信号的器件。 ADC的基本原理如图 6－3 所示。它完 成对某 ti 时刻输入模拟量 V A ( t i )进行二进制编码的功 能,输出的二进制码与 V A (t i )的大小成一定的比例关系, 输出二进制码为 n 位数字量 D 。图中, V REF为参考电压。
项目六 温度检测与显示电路的实现 图 6－3 ADC 原理框图
项目六 温度检测与显示电路的实现
ADC的转换关系可以表示为
由于模拟信号在时间上是连续的,而数字信号则是离散量, 因此 A / D 转换必须按一定的时间间隔取模拟电压值,再对其 进行 A / D 转换,该过程称为对模拟信号的采样。而 A / D转 换需要时间,这就要将采样时刻的电压值保持下来。对保持下 来的模拟电压值进行量化和编码,从而得到数字量输出 D 。因 此 A / D 转换必须包含四个过程:采样、保持、量化和 编码。
项目六 温度检测与显示电路的实现
项目六 温度检测与显示电路的实现
项目描述 项目分析 任务 模/数转换器( ADC ) 软件仿真 A / D 转换器的计算机仿真实验 项目实施 小结 习题
项目六 温度检测与显示电路的实现
温度检测仪是工业生产中应用比较广泛的一种检测装置。 温度是生产工艺过程中最基本、最重要的控制参数之一,关系 到生产条件的建立,产品的产量、质量和生产效率,也影响到生 产设备和仪器、仪表的使用寿命与安全。日常生活中有许多使 用温度检测的例子,如电热水器将水烧开后自动断电等。温度 测量仪由温度传感器(即感温元件)完成对温度的 检测。常用的温度检测仪器如图 6－1 所示。
项目六 温度检测与显示电路的实现
6.1.1 A/D 转换的一般过程 1. 采样和保持 (1 )采样。采样又称取样或抽样,是将时间上连续的模拟
信号转换为时间间隔均匀的模拟量,也就是将模拟量转换为一 串幅度与模拟信号一致的脉冲,如图 6－4 所示。图中V A ( t )为模拟输入信号; S ( t )为采样脉冲信号,周期为 T s ; V O ( t )为采样输出信号。采(取)样器实际上是一个模拟开 关,在采样脉冲 tp 期间,开关闭合,信号通过;否则开关断开, 没有信号。即仅仅在 T s 、 2T s 、 3T s …这些离散的时间 点上有信号,而在其他时间点上没有信号。
项目六 温度检测与显示电路的实现 图 6－4 采样过程波形图
项目六 温度检测与显示电路的实现 为了保证能够由采样信号完全恢复原信号特征,采样脉冲
应满足:．
式中, fimax 为输入信号 V A ( t )中最高频率分量的频率。上 式又称为采样定理。
项目六 温度检测与显示电路的实现
(2 )保持。由于采样脉冲宽度往往很窄,因此采样值的宽 度也很窄,而进行 A / D 转换需要一定的时间。为了后续电路 能很好地完成转换功能,通常在采样后,将采样值保存起来,直 到下一次采样值到来再更新。实现上述功能的电路称为保持电 路。
项目六 温度检测与显示电路的实现 图 6－1 常用的温度检测仪器
项目六 温度检测与显示电路的实现
项目描述 构建一个温度检测电路,且用十进制数字显示当前测量的
温度,显示的温度误差不大于 1℃ 。
项目六 温度检测与显示电路的பைடு நூலகம்现
项目分析 由于数字系统对信息的存储能力、传输和处理速度高于模
拟系统,尤其是计算机技术的发展,对信息的传输、处理带来了 革命性的变化。然而代表自然界中信息的物理量其变 化许多都是连续的,如温度、压力等,它们都属于模拟量,通过 传感器,可以把这些物理量转换成电信号(如电压、电流等)。 把这些模拟的电信号直接输入到数字系统中处理是不行的,如 何解决这一问题? 这就要把模拟信号通过一定的电路转换为数 字信号,再输入到数字统中进行相应的处理。基于这一思路,温 度检测与显示项目的构成框图如图 6－2 所示。
项目六 温度检测与显示电路的实现 图 6－6 模拟输入电压和数字输出的关系图
项目六 温度检测与显示电路的实现
量化常采用四舍五入或只舍不入的方法。量化的过程如图 6－7 所示, V O 为采样 保持电路输出的电压, V g是量化以 后的电压。 Vg 与 V O之间的差值称为量化误差。影响量化误 差的主要因素是量化阶梯(即量化单位LSB )。图中, LSB=1V , 将 0~7V 电压分为 7 个阶梯。如果按四舍五入方法量化,最大 量化误差为 1 / 2LSB=0.5V ,量化过程如图 6－7 ( a )所示。 如果按只舍不入的方法量化,最大量化误差为 1LSB ,量化过程 如图 6－7 ( b )所示。
项目六 温度检测与显示电路的实现
在实际应用中常将采样和保持电路合为一体,称为采样 保 持电路。图 6－5 ( a )给出了一种典型的采样 保持电路。它 们包括存储采样值的电容 C 、模拟开关 V 和缓冲运算放大器 A 等主要部分。图中用场效应管作为模拟开关,在采样脉冲持 续期内,开关接通,模拟信号对电容 C 充电。电容 C 充电时, 电容上的电压随模拟信号变化, V O 输出也随之变化。 当采样结束时,开关断开,电容上电压保持不变, V O 也保持不 变,如图 6－5 (b )所示。
项目六 温度检测与显示电路的实现 图 6－5 采样 保持电路及输出
项目六 温度检测与显示电路的实现
2. 量化和编码 采样 保持电路的输出信号 V O 虽然已经成为在时间上离 散的阶梯信号,但在数值上仍是某一时刻模拟量的值,可能有无 限多个值难以用二进制数字量来表示。模拟输入电压和数字输 出的关系如图 6－6 所示,每一个数字量对应一个离散的阶梯 信号电平,那么介于两个离散电平之间的采样点就要归类到这 两个电平之一上。这种取整归并的过程称为量化。离散电平之 间的最小电压差,也就是 ADC 能分辨的最小模拟电压值就叫做 分辨率,可用 LSB ( LeastSignificantBit )表示。