集成电路工艺原理期末试题
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
(完整版)集成电路工艺原理期末试题
Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
集成电路工艺原理（考试题目与答案_广工版）
集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
3、硅单晶研磨清洗的重要性。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。
4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。
表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。
9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
电子与通信技术：集成电路工艺原理考试试题(题库版)
电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。
正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。
正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。
正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。
先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。
电镀形成了厚的凸点。
印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。
印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。
可用Au丝线或者Pb基的丝线。
化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。
5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。
正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。
A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。
从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。
但是，ECMP的必要条件是底座盘应具备导电性。
B.关于电解研磨ECP方法，利用电镀的逆反应。
从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。
C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
集成电路制造工艺与原理期末答卷
1) 举例回答集成电路主要集成了哪些器件?【5分】•2) 最少给出两个集成电路选用硅半导体的理由。
【5分】•3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】•4) 常见的半导体的沾污有哪些种类?【5分】•5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。
【5分】•6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率?【10分】•7) 请详细回答，硅片在大气中会自然氧化，从洗净工艺的角度，这属于一种沾污，采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】•8) 在刻蚀工艺中，由于电极附近鞘层领域的存在，电极附近只有正电荷存在，请用泊松方程解释，在一个周期内电极附近的电场方向总是指向电极。
【10分】•9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】•10) 以CMOS的nMOS形成工艺为例来说明，在离子注入工艺中用了多道该工艺步骤，这些步骤有什么目的或起到什么作用。
【15分】•11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料，根据你的理解和掌握，请就等离子体在集成电路工艺中有哪些应用进行详细的阐述。
【15分】1) 举例回答集成电路主要集成了哪些器件? 【5分】答：集成电路主要集成了晶体管、二极管、电阻和电容。
2) 最少给出两个集成电路选用硅半导体的理由。
【5分】答：（1）硅存量丰富，是地球上第二丰富的元素，占到地壳成分的25%，经合理加工，能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。
（2）硅熔点高，可以承受更加高温的工艺，相当于放宽了工艺要求。
（3）硅表面会自然生成氧化硅，它是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部玷污。
生长稳定的薄层氧化硅材料的能力是制造高性能金属 - 氧化物半导体（MOS）器件的根本。
3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净?在清洗过程中纯净水的电阻率为18MΩ时说明硅片已经被洗净。
《集成电路测试》期末复习题库【附答案】
《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道工序：切筋和打弯，通常同时完成。
2、对SMT装配来讲，尤其是高引脚数目框架和微细间距框架器件，一个突出的问题是引脚的非共面性。
3、打码方法有多种，其中最常用的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。
4、在完成打码工序后，所有器件都要100％进行测试。
这些测试包括一般的目检、老化试验和最终的产品测试。
5、对于连续生产流程，元件的包装形式应该方便拾取，且不需作调整就能够应用到自动贴片机上。
【选择】1、气密性封装是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装形式，通常用作芯片封装的材料中，能达到所谓气密性封装的只有：金属、陶瓷和玻璃2、金属封装现有的封装形式一般包括平台插入式金属封装、腔体插入式金属封装、扁平式金属封装和圆形金属封装等。
3、根据所使用材料的不同，元器件封装主要分为金属封装、陶瓷封装和塑料封装三种类型。
4、金属封装由于在最严酷的使用条件下具有杰出的可靠性而被广泛用于军事和民用领域。
【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同方向是一样的是各向同性材料，大部分物理性质在不同方向是不一样的是各向异性材料。
2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻石等材料。
【填空】6、金属与玻璃之间一般黏着性不佳。
7、控制玻璃在金属表面的湿润能力是形成稳定粘结最重要的技术。
8、玻璃密封材料的选择应与金属材料的种类配合。
9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。
【选择】5、塑料封装具有低成本、薄型化、工艺较为简单、适合自动化生产等优点。
6、玻璃密封的主要缺点是：强度低、脆性高。
7、通孔插装式安装器件又分为以下几种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料方法：机械喷沙、碱性电解法、化学浸泡+高压水喷法。
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
《集成电路工艺原理》试题第7章
第七章填空题1.当生长的外延层与衬底材料不同为外延；当生长的外延层与衬底材料相同为外延。
2.根据向衬底输送原子的方式，外延分类: 、和。
3.薄膜生长依靠晶体表面台阶的运动进行的。
4.在低阻材料上生长高阻外延层的工艺为。
5.在高阻材料上生长低阻外延层的工艺为。
6.实际外延温度选在区。
7.外延生长速率主要受析出硅原子过程和被释放出来的硅原子在衬底上生成的过程控制。
8.发生漂移和畸变的根本原因：硅的和腐蚀速率的。
9.晶面构造可以用三个特征来描述：、和。
答案1 异质，同质2 VPE，LPE，SPE3 横向运动4 正向外延5.反向外延6 高温区7 氢还原SiCl 4，单晶层8 生长，各向异性9平台，扭转，台阶选择题1.外延生长薄膜时，吸附原子必须到达位置才能开始横向生长。
BA.平台B. 扭转C. 台阶2.外延时，在低温区，生长速率对温度变化非常敏感，生长速率由控制。
CA.扩散速度B.气相质量输运C.表面化学反应3. 外延时，在高温区，生长速率对温度变化不敏感，生长速率由控制。
BA.扩散速度B.气相质量输运C.表面化学反应4.外延生长时，选用，均匀性较好。
AA.矩形腔B. 圆形腔C. A和B都好D.A和B都不好5.吸附原子所处位置稳定性排序：。
AA．扭转﹥台阶边缘﹥平台上 B. 平台上﹥台阶边缘﹥扭转C. 台阶边缘﹥扭转﹥平台上6. 在对多晶硅进行原位掺杂时，掺入杂质，会提高淀积速率。
BA. 磷B. 硼C. 硅D. 砷7. 一般认为，机制是决定保形覆盖的关键因素。
BA.入射B.再发射C.表面迁移8. 外延层生长时，在相同温度下，的生长率最高。
AA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 39 .外延层中的杂质原子在淀积时，当硅的生长速率保持恒定时，的掺入量随生长温度的上升而增加。
CA.AsB. PC. B10. 外延层生长时，在相同温度下，硅源的生长率最低。
BA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 311. 在任意特定的淀积温度下，都存在一个最大淀积率。
电子与通信技术：集成电路工艺原理考试题(强化练习)
电子与通信技术：集成电路工艺原理考试题（强化练习）1、名词解释蒸发镀膜正确答案：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
2、名词解释恒定表面源扩散正确答案：在整个（江南博哥）扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
3、判断题外延就是在单晶衬底上淀积一层薄的单晶层，即外延层。
正确答案：对4、填空题制作通孔的主要工艺步骤是：1、（）；2、（）；3、（）。
正确答案：第一层层间介质氧化物淀积；氧化物磨抛；第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
6、名词解释物理气相沉积正确答案：“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术：A.所生长的材料以物理的方式由固体转化为气体；B.生长材料的蒸汽经过一个低压区域到达衬底；C.蒸汽在衬底表面上凝聚，形成薄膜。
7、问答题简述引线材料？正确答案：用于集成电路引线的材料，需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性，玻璃化转化温度、热导率、热膨胀系数，机械特性，扬氏模量、泊松比、刚度、强度，化学特性，吸潮、抗腐蚀。
8、判断题LPCVD反应是受气体质量传输速度限制的。
正确答案：对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。
正确答案：对10、判断题半导体级硅的纯度为99.9999999%。
正确答案：对11、判断题芯片上的物理尺寸特征被称为关键尺寸，即CD。
正确答案：对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。
正确答案：对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。
正确答案：错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
正确答案：对15、问答题测试过程4要素？正确答案：检测：确定被测器件（DUT）是否具有或者不具有某些故障。
电子科技大学2012-2013学年第1学期集成电路工艺期末考试B卷
………密………封………线………以………内………答………题………无………效……电子科技大学2012 - 2013学年第二学期期末考试 B 卷课程名称：集成电路工艺考试形式：闭卷考试日期：2013年05月13日考试时长：120 分钟课程成绩构成：平时30 %，期中%，实验%，期末70 %本试卷试题由 4 部分构成，共 6 页。
一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。
2、摩尔定律：IC 的集成度将翻一番。
年发明硅基集成电路。
3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。
4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。
5、RIE的意思是，BPSG的意思是。
6、LOCOS的意思是，LDD的意思是。
二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）………密………封………线………以………内………答………题………无………效……2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。
（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。
（8分）………密………封………线………以………内………答………题………无………效……5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。
（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。
（8分）………密………封………线………以………内………答………题………无………效……三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。
（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路工艺原理（期末复习资料）
集成电路⼯艺原理（期末复习资料）第⼀章概述1、集成电路：通过⼀系列特定的加⼯⼯艺，将晶体管、⼆极管等有源器件和电阻、电容等⽆源器件，按照⼀定的电路互连，“集成”在⼀块半导体单晶⽚（如Si、GaAs）上，封装在⼀个内，执⾏特定电路或系统功能。
2、特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。
它是衡量集成电路设计和制造⽔平的重要尺度，越⼩，芯⽚的集成度越⾼，速度越快，性能越好3、摩尔定律：芯⽚上所集成的晶体管的数⽬，每隔18个⽉就翻⼀番。
4、High-K材料：⾼介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提⾼信号速度5、功能多样化的“More Than Moore”：指的是⽤各种⽅法给最终⽤户提供附加价值，不⼀定要缩⼩特征尺⼨，如从系统组件级向3D集成或精确的封装级(SiP)或芯⽚级(SoC)转移。
6、IC企业的分类：通⽤电路⽣产⼚；集成器件制造；Foundry⼚；Fabless：IC设计公司；第⼆章：硅和硅⽚的制备7、单晶硅结构：晶胞重复的单晶结构能够制作⼯艺和器件特性所要求的电学和机械性能8、CZ法⽣长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法⽬的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引⼊；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度⾼，含氧低；晶圆直径⼩。
第三章集成电路制造⼯艺概况11、亚微⽶CMOS IC 制造⼚典型的硅⽚流程模型第四章氧化12、热⽣长：在⾼温环境⾥，通过外部供给⾼纯氧⽓使之与硅衬底反应，得到⼀层热⽣长的SiO2 。
13、淀积：通过外部供给的氧⽓和硅源，使它们在腔体中⽅应，从⽽在硅⽚表⾯形成⼀层薄膜。
14、⼲氧：Si（固）＋O2（⽓）－> SiO2(固)：氧化速度慢，氧化层⼲燥、致密，均匀性、重复性好，与光刻胶的粘附性好.⽔汽氧化：Si （固）＋H2O （⽔汽）－>SiO2（固）+ H2 （⽓）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
《集成电路工艺原理(芯片制造)》课程+试题库文档
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？(7分)答：目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺的原因是：①采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电容，从而提高器件的集成度与工作速度。
②多晶硅可以高温氧化，对多层布线非常有利。
③阈值电压低（取决于硅与二氧化硅的功函数差）。
④有利于采用等比例缩小法则。
⑤耐击穿时间长。
6、什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？(7分)答：沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时，就发生了沟道效应，使预期的设计范围（如掺杂深度和浓度）大大扩展。
方法：1、倾斜硅片；2、掩蔽氧化层；3、预非晶化。
7、在半导体制造技术中，高k介质和低k介质各自应用在什么地方，为什么？(7分)答：低k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延迟，提高器件工作频率。
高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流；还可应用于DRAM存储器，提高存储电荷（或能量）密度，简化栅介质结构。
8、阐述铜金属化面临的三大问题，如何解决这些问题？(7分)答：铜金属化面临的三大问题：①扩散到氧化区和有源区；②刻蚀困难（干法刻蚀难以形成挥发性物质），铜不容易形成图形；③铜在较低温度下(<200℃)极易氧化，且不能生成保护层来阻止进一步的氧化。
解决办法：①双大马士革中采用CMP，无需刻蚀铜；②钨填充用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒”。
9、Si3N4材料在半导体工艺中能否用作层间介质，为什么？请举两例说明Si3N4在集成电路工艺中的应用。
(7分)答：Si3N4材料在半导体工艺中不能用作层间介质，因为Si3N4材料的介电常数大，用作层间介质会引起很严重的互连延迟。
Si3N4在集成电路工艺中的应用：①芯片最终的钝化层；②STI工艺中的CMP的阻止层。
10、化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些优点？(7分)答：化学机械平坦化（CMP）工作机理：表面材料与磨料发生反应，生成容易去除的表面层；同时表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对运动而机械磨去。
与传统平坦化方法相比，CMP优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖；不使用危险气体；减薄表面材料去除表面缺陷。
11、MOS器件中常使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。
(7分)答：MOS器件：<100> Si/SiO2界面态密度低；双极器件：<111>的原子密度大，生长速度快，成本低。
12、采用提拉法（CZ法，切克劳斯基法）和区熔法制备的硅片，哪种方法质量更高，为什么？那么目前8英寸以上的硅片，经常选择哪种方式制备，为什么？(7分)答：区熔法制备的硅片质量更高，因为含氧量低。
8英吋以上的硅片，选择CZ法制备，晶圆直径大。
13、为什么硅片热氧化结束时通常还要进行氢气或氢－氮混合气体退火？(7分)答：距Si/SiO2界面2nm以内的Si的不完全氧化是带正电的固定氧化物电荷区；对于器件的正常工作，界面处的电荷堆积是不受欢迎的；通过在氢气或氢一氮混合气中低温450℃退火，可以减少这种不可接受的电荷。
14、比较投影掩模版和光学掩模版有何异同？说明采用什么技术形成投影掩模版上的图形？(7分)答：投影掩膜版：图形可能仅包含一个管芯，也可能是几个。
容易形成亚微米图形；小曝光场，需要步进重复；光学缩小，允许较大的尺寸。
光学掩膜版：包含了对于整个硅片来说确定一工艺层所需的完整管芯阵列。
没有缩小系统，很难形成亚微米图形；曝光场是整个硅片；掩膜与硅片有相同的关键尺寸。
投影掩膜版的制造：电子束直接写。
15、在大规模集成电路中，闩锁效应来自于MOS器件有源区PN结与衬底之间寄生的双极性晶体管。
请举出3种微电子工艺中利用离子注入或别的手段抑制或消除闩锁效应的方法。
(7分)答：抑制CMOS电路中闩锁效应（Latchup）的方法有：① SOI衬底技术；②大剂量离子注入形成深埋层；③用离子注入产生倒掺杂阱；④硅片表面外延层。
16、为什么栅介质层的厚度减少有一个大致的极限？为什么现在需要高K值（介电常数）的栅介质？低K介质用在什么地方？为什么？(7分) 答：随着特征尺寸的缩小，栅氧化层越来越薄，栅极隧穿漏电流指数性增加，从而导致功耗增加。
高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流。
低k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延迟，提高器件工作频率。
17、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，LPCVD和APCVD各属于哪种类型？(7分)答：质量传输限制淀积速率：淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面，速率对温度不敏感（如高压CVD）。
反应速度限制淀积速率：淀积速率受反应速度限制，这是由于反应温度或压力过低(传输速率快)，提供驱动反应的能量不足，反应速率低于反应物传输速度。
LPCVD属于：反应速度限制淀积速率；APCVD属于：质量传输限制淀积速率。
18、铝互连复合金属膜由哪几层金属组成？每层的作用是什么？(7分)答：铝互连复合金属膜的组成：Ti/TiN；Al/AlCu；TiN。
Ti/TiN：接触层金属和阻挡层金属。
Al/AlCu：导电层；TiN：阻挡层金属和抗反射涂层。
19、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？ (7分)答：离子注入会将原子撞击出晶格结构而损伤硅片晶格。
如果注入的剂量很大，被注入层将变成非晶。
另外，被注入离子基本不占据硅的晶格点，而是停留在晶格间隙位置。
这些间隙杂质只有经过高温退火过程才能被激活。
退火能够加热被注入硅片，修复晶格缺陷，还能使杂质原子移动到晶格点，将其激活。
高温退火和快速热处理工艺，快速热处理更优越。
因为：高温炉退火在800-1000度退火，导致杂质的再扩散；快速热退火只是1000℃下短暂时间退火，减小了杂质的再扩散和瞬时增强扩散。
二、作图题（ 共10分）1、在一块N 型Si 衬底上，通过离子注入方式形成一个PN 结二极管，其纵向剖面如下图所示。
（1）分别画出采用负胶和正胶工艺形成这个PN 结二极管时所采用的掩模板的形貌，即P 区、N +区和P +区的形成。
（6分）（2）如果制作小尺寸的PN 结二极管，采用负胶还是正胶，为什么？（4分）掩模板透光区域的表示方法域的表示方法N+答：（1）正胶工艺的掩模板：a. P 型离子注入：b. N +；c. P +负胶工艺的掩模板：a. P 型离子注入：b. N +；c. P +（2）采用正胶。
因为负胶容易被显影液泡胀变形，线宽不易控制。
2、简单示意画出制作在P +硅衬底的P -外延层上的nMOS 管的剖面结构示意图，并标注出电极以及阱、源区和漏区的掺杂类型。
(5分) 。
并简要说明阱注入与源漏区的离子注入时有何区别，为什么。
(5分)答：制作在P+硅衬底的P-外延层上的nMOS管的剖面结构示意图如下图所示：阱注入与源漏区的离子注入时的区别：①阱注入通常采用倒掺杂技术，浓度的峰值在体内的某处；而源漏区的离子注入通常为浅结注入，浓度的峰值在表面；②阱注入通常采用质量比较大的原子，如磷、硼等；而源漏区的离子注入通常采用质量比较轻的原子，如砷、氟化硼等。
三、计算题（共20分）1、硅片热氧化生长遵从如下公式：t2ox＋At ox＝B(t + τ)，其中t ox为硅片经过t时间后SiO2的生长厚度(μm)；B为抛物线速率系数(μm2/h)；B/A为线性速率系数(μm/h)；τ为生成初始氧化层（同一工艺参数）所用的时间(h)。
我们希望通过对一初始表面氧化层厚度为0的硅片进行一2段氧化过程：干氧(0.5 h)—湿氧(2 h)来生成厚的SiO2薄膜作为隔离场氧层。
干氧温度为1100℃，湿氧水汽氧化温度为920℃。
已知：920℃下水汽氧化相关工艺参数分别为：A=0.50μm，B=0.20μm2/h；1100℃下干氧氧化相关工艺参数分别为：A=0.09μm，B=0.03μm2/h。
试计算：a、0.5 h内干氧生成的SiO2厚度（μm）；（4分）b、2 h内湿氧水汽氧化所生成的SiO2厚度（μm）；（4分）c、整个氧化过程所消耗的硅层的厚度（μm）。
（2分）提示：在计算a、b时请注意，需要通过之前的初始SiO2层厚度来确定对应氧化步骤的初始SiO2层生长时间τ（非真实生长时间，令t=0即得）。