实验一(2)加法器及译码显示电路

见教材P156
例4-16
仿真加法器用CMOS 4008
五.实验报告要求及思考题见实验指导书 （130页）
4位二进制全加器74LS83管脚图
1 2 3 4 5 6 7
A4 Z3 A3 B3 Vcc Z2 B2 A2 B4 Z4 C4 C0 GND B1 A1 Z1 Ci+1 & & & =1 Ai Bi Ci =1 Si
A3 A2 A1 A0 B3 B2 B1 B0
5
VCC
1 15 3 8 2 10 6 16 4 9 7 11 13 12
W X Y Z
D 6 C 2 B 1 A 7
13 12 11 10 15 14
9
a b c d e f g
8
译码器 译码器 译码器 译码器
74LS 83
5.设计一个四位BCD码加法器。满10时即进位。（仿真）画 出逻辑图，列出元件清单。
2.扩展设计任务
设计一个四位BCD码加法器。满10时即进位。
三.实验原理（指导书129）
四.实验内容及步骤
1.按基本设计任务与要求设计电路 2.测试所设计的全加器的功能并验证表5-8 3测试所设计转换器功能。表5-7 实验前在逻辑图上标出被加数的数值。实验时通过开关输入 余3码，通过观察发光二极管的状态，验证转换是否正确。 4.在实验内容4的基础上，完成在数码管上显示十进制数0~9。 见教材P144 例4-9 在实验机上安装好电路，检查电路无误之后接通电源。 加 余 数 三 码 被 加 数
16 15 14 13 12 11 10 9
8
A 加数 B 被加数 Z 和数 C0 C4进位
Βιβλιοθήκη Baidu
实验二 加法器及译码显示电路
一、实验目的：
1.掌握二进制加法运算。2.掌握全加器的逻辑功能。 3熟悉集成加法器及其使用方法。 4.掌握七段译码器和数码管的使用。
二、设计任务
1.基本设计任务
（1）设计一个一位二进制全加器。要求用74LS00，74LS86实现。 （2）设计一个用74LS83实现余3码至8421码的转换电路。 （3）用74LS48和共阴极数码管组成译码显示电路。