数字电子技术练习题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术习题
一、 选择题
1．余3码01111001对应的8421BCD 码为：（ A ）
A.（01000110）BCD
B. (00111001)BCD
C.(01100110)BCD
D.()BCD
2．用8421BCD 码表示的十进制数45，可以写成：（ C ）
A ．75 B. [1011101]BCD C. [01000101]BCD D. [1010111]2 3．函数)15,13,9,8,7,5,4,3,2(),,,(m D C
B A F ∑=的最简与或式为：（ D ） A ．
C B A C
D A C B A BD C B A F ++++=； B ．C B A D C A C B A BCD C B A F ++++=； C ．BD CD A D C A C B A C B A C B A F +++++=； D ．BD C B A C B A C B A F +++=．
4．函数F WX WY XY WZ XZ =++++，可以写成：（ A ）
A ．F WX Y Z =++
B ．))((Z X W Y X W F ++++=
C ．F W X Y Z =+++
D ．Z X Y W WX F ++=
5．在下列各种电路中，属于组合电路的有：（ A ）
A ．译码器 B. 触发器 C. 寄存器 D. 计数器 6．在下列各种电路中，不属于组合电路的有：（ D ）
A ．译码器 B. 编码器 C. 加法器 D. 计数器 7．试判断图示组合电路，在C =1时的逻辑功能为：( C ) A ．同或门
B ．与非门
C ．或非门
D ．与或非门
8．试判断图示组合电路，在C =0时的逻辑功能为：( C ) A ．同或门 B ．与非门 C ．与门 D ．与或非门
9．某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，试计算它的最大存储量是：（ D ）
A ． 16G
B ．128G
C ．32G
D ．64G
10．某台计算机的内存储器设置有32位的地址线，8位并行数据输入/输出端，试计算它的最大存储量是：（ C ）
A ． 16G
B ．128G
C ．32G
D ．64G
11. 十进制数56用8421BCD 码表示可以写成：( D )
A ．36 B. [00100100]BCD C. [01101001]BCD D. [01010110] BCD 12. 函数C
B A F +=的对偶式为：( A )
A ．)(C
B A F += B ．)(
C B A F += C ．)(C B A F +=
D ．)(C B A F += 13.下列各种常用逻辑器件中，属于组合逻辑器件的有： ( A ) A ．74LS153 B. 74LS160 C. 74LS194 D. 74LS161 14.判断图示组合电路的逻辑功能为：（ A ）
A ．异或门
B ．或门
C ．与或非门
D ．或非门
15.知某门电路的输入及输出波形如附图所示，试按正逻辑判断该门是：( C )
F
A ．与非门
B ．异或门
C ．或非门
D ．同或门
二、填空
1、 OC 门电路的输出状态除了有高电平、低电平，还有____高阻态______。
2、路在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象就是电路中的___竟争冒险________。
3、编码是____译码____的逆过程。
4、D 触发器的特性方程为______ Q n ＋1 ＝D ____________。
5、单稳态触发器有___1___个稳定状态。
6、 译码是_编码_的逆过程。
7、JK 触发器的特性方程为n n n Q K Q J Q +=+1。
8、施密特触发器有_2__个阈值电压。
三、逻辑代数化简（第1题8分，第2题7分，共15分）
1．用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式 1）B
A BC A Y +=
解：1=++++=
++++=C B B A A B A C B A Y ）（）（ 2）CD D AC ABC C A Y +++=
CD AC AB C A D D A C BC C A Y +++=+++=）（）（ CD A CD AB C C A +=+++=）（
2. 用卡诺图法把下列函数化简为最简与或形式。
1）F （a,b,c,d ）=∑m(0,1,2,3,4,5, 6,7, 10,11,14,15)
F
Y t
c+
F（a,b,c,d）=a
2）F（a,b,c,d）=∑m(0,1,2,3,4,5, 6,7, 10,11,15)
=++。
F a cd bc
3)F（a,b,c,d）=∑m(2,4,5,6,8,9,10,12,13,14,15)
=+++
F ab cd ac bc
四、设计题
1、试用译码器74LS138和基本门电路设计一个一位全加器。A i、B i、C i-1分别为被
加数、加数、低位来的进位，C i、S i分别为向高位的进位和本位和。要求：1、列出真值表；2、写出表达式；3、画出逻辑图。
解：
解：
7
4
2
1
1
1
1
1m
m
m
m
C
B
A
C
B
A
C
B
A
C
B
A
S i i i
i
i
i
i
i
i
i
i
i
i+
+
+
=
+
+
+
=-
-
-
-
7
4
2
1
7
4
2
1
m
m
m
m
m
m
m
m=
+
+
+
=7
4
2
1Y
Y
Y
Y
=
7
6
5
3
1
1
1
1m
m
m
m
C
B
A
C
B
A
C
B
A
C
B
A
C i i i
i
i
i
i
i
i
i
i
i
i+
+
+
=
+
+
+
=-
-
-
-
7
6
5
3
7
6
5
3
m
m
m
m
m
m
m
m=
+
+
+
=7
6
5
3Y
Y
Y
Y
=
2、试用小规模集成器件（与非门和非门）和中规模集成器件（译码器74LS138和基本门电路）分别设计一个三人意见一致电路，A，B，C分别表示三个人，Y 为输出。
要求：1、列出真值表；2、写出表达式；3、画出逻辑图。解：
A2
A1
A0
G1
G2A
G2B
74LS138
Y
Y
Y
Y
Y
Y
Y
Y