触发器和时序逻辑电路习题

第14章 触发器和时序逻辑电路

一、选择题：

1、相同计数器的异步计数器和同步计数器相比,一般情况下( ) A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对

2、n 级触发器构成的环形计数器,其有效循环的状态数是( )

A. n 个

B. 2个

C. 4个

D. 6个

3、下图所示波形是一个( )进制加法计数器的波形图。试问它有( )个无效状态。 A .2； B. 4 ； C. 6； D. 12

4、设计计数器时应选用（ ）。

A ．边沿触发器

B ． 基本触发器

C ．同步触发器

D ．施密特触发器

5、一块7490十进制计数器中,它含有的触发器个数是( )

A. 4

B. 2

C. 1

D. 6

6、n 级触发器构成的扭环形计数器,其有效循环的状态数是( )

A. 2n 个

B. n 个

C. 4个

D. 6个 7、时序逻辑电路中一定包含（ ）

A.触发器

B.组合逻辑电路

C.移位寄存器

D.译码器 8、用n 个触发器构成计数器，可得到的最大计数长度为（ ） A. 2n B.2n C.2

n D. n

9、有一个移位寄存器，高位在左，低位在右，欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数（ ）

A.右移二位

B.左移一位

C. 右移二位

D.左移一位

10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（ ）

X/Z

0/0

1/1

A. 0101

B.1011

C.0111

D.1000 11、、一位8421BCD 码计数器至少需要（ ）个触发器

A. 4

B. 3

C.5

D.10

P

Q1 Q2 Q3

12、利用中规模集成计数器构成任意进制计数器的方法有( ABC )

A.复位法

B.预置数法

C.级联复位法

13、在移位寄存器中采用并行输出比串行输出（）。

A.快

B.慢

C.一样快

D.不确定

14、用触发器设计一个24进制的计数器，至少需要( )个触发器。

A. 5

B.4

C.6

D. 3

15、在下列逻辑电路中，不是组合逻辑电路的有（）。

A. 寄存器

B.编码器

C.全加器

D. 译码器

16、一个 4 位移位寄存器可以构成最长计数器的长度是（）。

A. 15

B.12

C. 8

D.16

17、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。

A.1011--0110--1100--1000—0000

B.1011--0101--0010--0001—0000

C.1011--0111--1110—1101—1011

D.1011—1101—1110—1111--1111

18、时钟RS触发器的触发时刻为( )

A.CP＝0期间

B.CP＝1期间

C.CP上升沿

D.CP下降沿

19、若有一个Ｎ进制计数器, 用复位法可以构成Ｍ进制计数器, 则Ｍ( )Ｎ。

A. <

B. >

C.＝

20、一个四位二进制码减法计数器的起始值为1001, 经过100 个时钟脉冲作用

之后的值为:( )

A. 0101

B.0100

C.1101

D. 1100

21．描述时序逻辑电路功能的两个重要方程式是（）。

A、状态方程和输出方程

B、状态方程和驱动方程

C、驱动方程和特性方程

D、驱动方程和输出方程

S 为（）。

22．由与非门组成的RS触发器不允许输入的变量组合R

A、00

B、01

C、10

D、11

23. 双稳态触发器的类型有（）

A、基本RS触发器；

B、同步RS触发器；

C、主从式触发器；

D、前三种都有。

24. 存在空翻问题的触发器是（）

A、D触发器；

B、同步RS触发器；

C、主从JK触发器。

二、判断题：

1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（）

2、构成一个7进制计数器需要三个触发器。（）

3、当时序电路存在无效循环时该电路不能自启动。（）

4、构成一个7进制计数器需要三个触发器。（）

5、当时序电路存在无效循环时该电路不能自启动。（）

6、同步时序电路具有统一的时钟CP控制。（）

7、有8个触发器数目的二进制计数器，它具有256个计数状态。（）

8、.N进制计数器可以实现N分频；（）

9、寄存器是组合逻辑器件。（）

10、寄存器要存放n位二进制数码时，需要n2个触发器。（）

23+的计数器。（）

11、3位二进制计数器可以构成模值为1

12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（）

13、寄存器是组合逻辑器件。（）

14、寄存器要存放n位二进制数码时，需要n2个触发器。（）

23+的计数器。（）

15、3位二进制计数器可以构成模值为1

16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（）

三、简述题

1、时序逻辑电路和组合逻辑电路的区别有哪些？

2、何谓“空翻”现象？抑制“空翻”可采取什么措施？

四、分析题：

1．写出图示逻辑图中各电路的状态方程。

2．74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。