第四章 触发器

&
R
&
J CP K
Q n1 S RQ n J Q n KQ n Q n 特性方程： Q n1 J Q n KQ n 特性表： J K Q n+1 功能 Q Q 0 0 Q n 保持 置0 1J C11K 0 0 1 1 置1 1 0 J CP K 1 1 Q n 翻转 国标符号
S
S
R Q
Q
R
Q Q
三、特性表和特性方程 1. 特性表： 反映触发器次态Qn+1与 现态Qn和输入变量之间 对应关系的表格
R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Qn
2. 简化特性表 R S 0 0 0 1 1 0 1 1 不用 3. 特性方程： Q n Q 1 0
异步复位、置位端
J J1 J 2 J 3 K K1 K 2 K 3
1 1 1 1
1 1 1 1
0 0 1 1
0 1 0 1
Qn 0 1
Qn
保持 置0 置1 翻转
三、 主要特点 1. 主从控制脉冲触发，完善方便； 2. 存在一次变化问题，抗干扰能力需提高。 Q 1 0 Q CP =1期间，只有 J 端能输入, 一般情况下，要求主从 JK 触 G8 被封锁，不论 K 为何值， 发器在 CP = 1 期间输入信号 从 R = 0，这将可能引起错误。 的取值应保持不变。 1S C1 1R 例如： CP J K S R QM Q Q 主 1 1S C1 1R 0 0 0 1 0 S R 1 0 0 0 0 0 0 1 & & 1 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 J CP K 输入变化了2 次
n
Q Qn 0 1 1 1 0 0
n+1
注
保持 保持 置1 置0
Q n1 S RQ n RS 0 约束条件 CP = 1期间有效 二、主要特点
1. 时钟电平控制
CP = 1 期间接受输入信号； （抗干扰能力有所增强） 2. RS 之间有约束
不用 不许 不用
CP = 0 期间输出保持不变。
同步触发器： 同步 RS 触发器 同步 D 触发器
一、电路组成及工作原理 1. 电路及逻辑符号
Q G1 & S
&
Q G2
Q
Q
Q
Q
S C1 R
S CP R S CP R 曾用符号
G3
&
R & G 4 CP
S CP R 国标符号
S
R
2. 工作原理
当 CP = 0
S R1
Q n1 Q n
保持
第四章
触发器
内容简介
1、从电路结构上主要介绍基本RS触发器、同步 触发器的工作原理。 2、从逻辑功能上主要介绍RS触发器、JK触发器、D 触发器、T触发器和T 触发器的逻辑功能的表示及 电气特性。 3、不同类型触发器间的相互转换。
概述
一、对触发器的基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
0 1 异 直 步 接 Q 置 位 SD G1 & 端 1 1 0 G3 & 0 1
异 直 步 接 Q 复 & G RD 位 2 端 1
1 0
&
R、S — 同步输入端 受时钟 CP 同步控制 R D、 D— 异步输入端 S 不受时钟 CP 控制
QQ QQ
0 1
G4
1
1 0
& G6
G5 &
1 G7 & S
R CP R 1 R 当 CP = 1 S CP S 1 S 与基本 RS 触发器功能相同
特性表： 特性方程:
CP 0 1 1 1 1 1 1 1 1 R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1
二、集成电 JK 触发器 (7472) 1. 逻辑符号 2. 特性表
Q Q 输 入 K 输出 SD RD CP J 1J
Q
n+1
注
S
&
C1
1K
&
R
0 0 1
0 1 0




不用 不允许 1 异步置1 0 异步置0
– – SD J1 J2J3 CP K1 K2 K3RD
1
G6
1
CP = 0 1 G2
C
CP POL
CP CP
=1 1
C CP CP
1
C
CP CP
0 1
D0 D1 D2 D3 CP POL
4 7 13 14 5 6
16 +VCC Q0 D0 Q0 D1 Q1 D2 CC Q1 4042 D3 Q2 CP Q2 POL Q3 Q3 8 VSS
真值表
D D D D D
不用
保持 置1 置0 不许
n
Q
= S + RQ RS 0 约束条件
n+1
4.1.3 集成基本触发器 一、CMOS 集成基本触发器 1. 由与非门组成：CC4044
EN R
&
1
TG
Q
EN
&
S
EN
1 1
EN
16 – 3RS 锁存触发器特性表 三态 S S1 4 – 4 R1 R 1 – R 1 S7 EN 1 Q n+1 Q注 S2 S2 – Q2 7 6 高阻态 R2 0 R2 Z – 11 n S3 0 1S3 CC4044 保 持 0 Q – 12 R3 1 1R3 Q3 9 – 置1 0 15 S 1 S4 – 0 1R4 0 置0 1 R4 14 4 Q4 13 1 1 1EN 不用 不允许 EN 5 8
Q
Q S C1 R QM QM S C1 R S CP R
1
CP 1 主触发器接受输入信号
CP 从触发器按照主触发器 的内容更新状态。
从触发器输出端的变化只能发生 在 CP 的下降沿。 2. R、S 之间有约束。
CP 下降沿到来时，若 S = R = 0，则可能出现竞态 现象。
四、异步输入端的作用
QM 只变化1 次
4.4 边沿触发器
4.4.1 边沿 D 触发器 一、电路组成及符号
Q Q 从 S C1 R QM
1
二、工作原理
Q RD
Q SD
QM
1
SD RD CP S 1D C1 R
SD D CP RD
三、集成同步 D 触发器 1. TTL：74LS375
Q Q
74LS375
D1
CP1、2 D2 1 1D 0 4 1LE 7 1D 1 9 2D 0 12 2LE 15 2D 1 +VCC 16 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 8 2 3 6 5 10 11 14 13
– SD
Q Q C1 R SD 1S 1RRD SD S RD – – SD S CP R RD S
– RD
1
& G8
R
CP
曾用符号 国标符号
4.3.2 主从 JK 触发器 (解决 R、S 之间有约束的问题) 一、电路组成及工作原理
Q Q
S JQn
R KQ n
1S C1 1R
1
1S C1 1R S
n 1
均为U L
若高电平同时撤消，则状态不定。
波 S 形 R >1 G G 1 >1 2 图 Q S Q R 三、特性表和特性方程 R S 0 0 1 1 0 1 0 1 Q n Q 1 0
n+1
Q
Q
四、基本 RS 触发器主 要特点 1. 优点：结构简单， 具有置 0、置 1、保持功能。 2. 问题：输入电平直接控制输 出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
Q n ： 触发器接收输入信号之前的状态。 1. 现态 n 1 2. 次态 Q ： 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点： 基本、同步、主从和边沿。 2. 按逻辑功能分：RS、JK、D 和 T(T )。
3. 其他： TTL 和 CMOS，分立和集成。
4.1 基本触发器
>1 G 2
S
n 1
二、工作原理
R
n 1
R
S
R S 0
R 0, S 1 R 1, S 0
Q n 1 Q n , Q n 1 Q n
―保持” ―置 1‖
Q
1, Q
、 Q
n 1
0
Q n 1 0, Q n 1 1
―置 0‖ ―不允许”
R S 1
Q
D CP POL Qn Qn+1 注 0 0 1 0 1 保持 0 1 1 0 0 1 1 1 接收 1 1 1 0 0 0 0 1 接收 1 0 0 0 1 0 0 1 保持 1 0 1 CP POL Q 注 0 0 D 接 收 锁存 0 CP 上升沿锁存 D 1 1 接 收 锁存 1 CP 下降沿锁存
从
S C1 R QM QM
Q 延迟 Q 1S C11R
1
主
S C1 R S CP R
2. 输出信号： CP = 0 主触发器保持不变；
S CP R 下降沿有效 国标符号
从触发器由CP下降沿到 n 来之前的 QM 确定。
波形图QQS C1 R NhomakorabeaQM
QM S C1 R
1
QM
S CP R
Q
Q
三、主要特点 1. 主从控制，时钟脉冲触发。
3 2 9 10 12 11 15 1
– Q0 Q0 – Q1 Q1 – Q2 Q2 – Q3 Q3
特性表
4.3 主从触发器
4.3.1 主从 RS 触发器
一、电路组成及符号
Q Q
二、工作原理
1. 接收信号： CP = 1 主触发器接收输入信号
n QM1 S RQ n RS 0 CP =1 期间有效
4.2.2 同步 D 触发器 一、电路组成及工作原理
Q G1 S G3 & S
1 &
Q
&
&
S D, R D
Q n1 S RQ n D DQ n D
（CP = 1期间有效） 简化电路：省掉反相器。
G2
R
G4
CP
R
D 二、主要特点 1. 时钟电平控制，无约束问题； n 1 2. CP = 1 时跟随。 (Q D ) (Q n 1 Q n ) 下降沿到来时锁存
>1 G1
R G3 & R
1
>1 G 2
S
&
G4 D3 CP CP3、4 D4
S
Q1 – Q1 Q2 – Q2 Q3 – Q3 Q4 – Q4
G5
D
Q n1 S RQ n D DQ n D
2. CMOS：CC4042
C
G5
1
G1
D
G3 1 TG C
G4
Q
D 保持
Q
C
TG
n+1
0 1 0 1 0 1 0 1
Q 0 1 1 1 0 0
n+1
保持 置1 置0 不允许
Q
n+1
RS Qn 0 1
n+1
00
01
11
10
0 1
1 1
n
0
0
不用 不用
Q
= S + RQ RS 0 约束条件
[例]
R
S
Q Q
R
S
Q
Q
4.1.2 由或非门组成 一、电路及符号
Q G 1 >1
Q
Q
Q R S
+VCC
Q1 Q2 Q3 Q4
EN
内含 4 个基本 RS 触发器 2. 由或非门组成：CC4043(略)
二、TTL 集成基本触发器
74279、74LS279
Q
& &
S Q
&
R
&
– R1 – S11 – S12 – R2 – S2 – R3 – S31 – S32 – R4 – S4
1 2 3 5 6 10 11 12 14 15
16
+VCC
S1
S2
1R 4 1SA 1Q 1SB 2R 74279 2Q 7 2S 74LS279 3R 3Q 9 3SA 3SB 4Q 13 4R 4S 8
Q1
Q2
Q3
Q4
R
4.2 同步触发器
4.2.1 同步 RS 触发器
同步触发器： 触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。 基本 RS 触发器：S — 直接置位端； (不受 CP 控制) R — 直接复位端。
简化波形图 状态翻转过程需要一定的延迟时间, Q Q 如 1 0，延迟时间为 tPHL； & 0 1， 延迟时间为 tPLH 。 G1 & 由于实际中翻转延迟时间相对于脉 信号同时撤消,出 信号不同时撤 冲的宽度和周期很小，故可视为0。 现不确定状态 消，状态确定 R S 设触发器初始状态为0：
4.1.1 由与非门组成 一、电路及符号 1 0
G1 Q
& &
Q
1 0
Q
Q
G2
S
R R
1 0
S
R
0 1
S
Q SQ
Q=0 0态 Q=1
Q RQ
Q=1 1态 Q=0
二、工作原理
1 0
Q G1
& &
S R1
1 0
Q
Q=Q
QQ
―保持”
G2
0 1
S
R
0 1
Q=0 S 1, R 0 Q = 1 0 态 ―置 0‖或“复位” (Reset) Q=1 1态 S 0, R 1 Q=0 ―置 1‖或“置位” (Set) S R 0 Q = Q=1 (不允许) R 先撤消： 1态 S 先撤消： 0态 状态不确定 信号同时撤消： (随机)