第4章 触发器汇总

&
&
S0
0R
RS 11 10 01 00
Q 不变
1 0 不定
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。
2020/10/5
在一定外界信号作用下，它可以从一个稳 定状态反转到另一个稳定状态。
“稳定”状态：指没有外界信号作用时，触 发器电路中的电流和电压均维持恒定的数 值。
所以，触发器可以记忆1位二值信号。从结构 形式来分，触发器可分为基本触发器和时钟 触发器。
2020/10/5
数字逻辑
4
基本RS触发器——由与非门构成的基本触发器
1R 1SA 1SB 1Q 2R 2S 2Q GND (a) 74LS279 的引脚图
4Q NC 1S 1R EN 1R 1S VSS
(b) CC4044 的引脚图
1S
2020/10/5
EN＝1时工作
EN＝0时禁止
数字逻辑
15
4.2 时钟触发器的逻辑功能
具有时钟输入端CP的触发器称为时钟触发器。 具有时钟输入的时钟触发器状态的改变不仅决定于 数据输入信号，还决定于时钟脉冲信号CP（中央控制器 的时序控制信号协调）。 1.何种逻辑功能。（SR型，D型，JK型，T型） 2.何种结构，何种触发方式。（同步式触发器，维 持阻塞触发器，边沿触发器，主从触发器） 几个术语：时钟输入端CP，数据输入端，初态，次 态。
2020/10/5
数字逻辑
2
4.1 触发器的性质与分类
4.1.1 触发器的基本性质 4.1.2 基本触发器 4.1.3 基本触发器的应用
2020/10/5
数字逻辑
3
每个触发器都有两个互反的输出端，具有两 个性质：。
“双稳态”：0状态和1状态；没有外界信 号作用时，触发器维持原来的稳定状态不 变。
数字逻辑
ห้องสมุดไป่ตู้
9
特性表（真值表）
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Q n1
不用 不用
0 0 1 1
0 1
功能
不允许
Q n1 0
置0
Q n1 1
置1
Q n1 Q n
保持
2020/10/5
数字逻辑
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
10
次态Qn+1的卡诺图
RS
Qn
00 01 11 10
0× 0
0
1
1× 0
1
1
特性方程
Qn1 (S ) RQn S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1
2020/10/5
数字逻辑
14
集成基本RS触发器
2S
VCC 4S 4R 4Q 3SA 3SB 3R 3Q
VDD 4S 4R 1Q 2R 2S 3Q 2Q
16 15 14 13 12 11 10 9 74LS279
12345678
16 15 14 13 12 11 10 9 CC4044
12345678
与输入及现态Qn之间的逻辑关系式
2020/10/5
数字逻辑
11
状态图
描述触发器的状态转换关系及转换条件的图形称为状态图 10/
×1/
0
1
1×/
01/ ①当触发器处在0状态，即Qn=0时，若输入信号 RS＝01或 11，触发器仍为0状态；
若 RS＝10，触发器就会翻转成为1状态。
②当触发器处在1状态，即Qn=1时，若输入信号 RS＝10或 11，触发器仍为1状态；
（2）电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。
（3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件。
在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。
逻辑功能描述：功能真值表，激励表，状态图，特 性方程。
2020/10/5
数字逻辑
16
Q
G1 &
S
G3 &
4.2.1 SR触发器
同步式触发方式
Q
& G2
R
& G4
Q
Q
Q
若 RS＝01，触发器就会翻转成为0状态。
2020/10/5
数字逻辑
12
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图
R S Q
Q 置1 保持 置1 置0 置1
2020/10/5
数字逻辑
不 允
不 确
置1
许定
13
基本RS触发器的特点
（1）触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。
第4章 触发器
4.1 触发器的性质与分类
4.2 时钟触发器的逻辑功能
4.3 时钟触发器的结构形式及触发方式
4.4 触发器的逻辑功能的转换
4.5 触发器的时间参数
2020/10/5
数字逻辑
1
触发器：双稳态触发器的简称； 具有记忆功能的最小的逻辑单元； 一种基本的时序逻辑电路。
时序逻辑电路： 电路某一时刻的输出不仅取 决于此时刻输入，还与过去 的状态有关。当输入撤消后， 电路的状态不变。
7
Q1
0Q
RS
Q
11
不变
&
&
10
1
01
0
S0
1R
③R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再 由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将 变成1状态，这种情况称将触发器置1或置位。S端称为触发器 的置1端或置位端。
2020/10/5
数字逻辑
8
？ Q 1
1Q
2020/10/5
数字逻辑
6
工作原理
Q
0
Q
1
RS
Q
11
不变
&
&
10
1
S1
0R
②R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；
再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都
将变成0状态，这种情况称将触发器置0或复位。R端称为触发
器的置0端或复位端。
2020/10/5
数字逻辑
电 路 组 成 和 逻 辑 符 号
2020/10/5
信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，
Q
Q
Q
Q
&
&
S
R
S
R
S
R
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
数字逻辑
5
Q 10
01 Q
RS
Q
11
不变
&
&
S1
1R
① R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。