实验二：半加器、全加器及其应用

数字电路实验报告

姓名：

班级：

学号：

同组人员：

实验二半加器、全加器及其应用

一、 实验目的

1． 了解74LS00、74LS86芯片的内部结构和功能； 2． 了解全加器和全减器的结构和功能； 3． 进一步熟悉逻辑电路的设计和建立过程。 二、 实验设备

1、 数字电路试验箱

2、

74LS00、74LS86

三、 实验原理

1、半加/减器原理

两个二进制数相加/减，能实现半加/减。实现半加操作的电路叫做半加器。表1是半加/减器的真值表。图1是半加器的符号。A 表示被加数，B 表示加数，S 表示半加和，C 表示向高位的进/借位，M 为控制端，当M 为1时是半减器，M 为0时是半加器。

表1

半加/减控制端

图1

2、全加/减器原理

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。图2是全加器的符号，如果用A i 、B i 分别表示A 、B 的第i 位，C i-1表示为相邻低位来的进位数，S i 表示为本位和数（称为全加和），C i 表示为向相邻高位的进位数。则根据全加运算规则可列出全加器的真值表；同理，全减器真值表也可列出。如表2（M 为1表示全减，M 为0表示全加）。

加/减控制端

图2

表2

3、画卡诺图并化简得到逻辑表达式

半加/减器逻辑表达式：

S=A⊕B

CO=（M⊕A）B=((（M⊕A）B)’1)’

全加/减器逻辑表达式：

S i=A⊕B⊕C i-1

C i=BC +（B⊕C i-1）（A⊕M）=((BC) ’（（B⊕C i-1）（A⊕M））’)’

四、实验内容

半加/减器器的电路图为简明起见，在此不画出，仅画出全加/减器的电路图。电路图说明：开关从左至右依次控制A、B、Ci-1、M。

全加/减器电路图

M=0时为全加器，A=0,B=Ci-1=1时，实验结果如下图：

M=1时为全减器，A=1,B=1，Ci-1=1时，实验结果如下图：

五、实验结果

1、半加、减验证结果：Array

结论：验证结果符合半加、半减真值表的结果。

2、全加、减验证结果

结论：验证结果符合全加、全减真值表的结果。

六、实验心得

通过这更两次实验，对数字电路的了解进一步。本次实验的难度在于如何利用仅有的74LS00、74LS86器件，如何在有M控制的情况下写出符合本实验的逻辑表达式。在做仿真实验时，电路连接应该简洁明了，器件选择合理。通过本次实验，对Multisim10.0

仿真软件更加熟练。