集成电路特定工艺解析
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
HEMT工艺是最先进的GaAs集成电路工艺。 MESFET和HEMT两者的工作原理和工艺
制造基础基本相同。
2020/8/12
《集成电路设计基础》
19
MESFET工艺
下图将示出GaAs MESFET的基本结构。 在半绝缘 (Semi-isolating，s.i.)GaAs衬底 上的N型GaAs 薄层为有源层。这一层 可 以 采 用 液 相 外 延 (LPE) 、 汽 相 外 延 (VPE)或分子束外延(MBE)三种外延方 法沉积形成，也可以通过离子注入形 成。
《集成电路设计基础》
21
MESFET工艺
（1）有源层上面两侧的金属层通常是金 锗合金, 通过沉积形成, 与有源层形成 源极和漏极的欧姆接触。这两个接触区 之间的区域定义出有源器件, 即MESFET 的电流沟道。MESFET通常具有对称的源 漏结构。沟道中间区域上的金属层通常 是金或合金, 与有源层形成栅极的肖特 基接触。
13
双极型集成电路的基本制造工艺步骤
（5）第三次光刻——P型基区扩散孔光刻
基区扩散孔的掩模版图形及基区扩散后的芯片
剖面图如图所示。
2020/8/12
《集成电路设计基础》
14
双极型集成电路的基本制造工艺步骤
（6）第四次光刻——N+发射区扩散孔光刻
此次光刻还包括集电极、N型电阻 的接触孔和外延层的反偏孔。
2020/8/12
《集成电路设计基础》
20
MESFET工艺
Source Metallization
Gate
MetaFra Baidu biblioteklization
Gatelength Channel
Drain Metallization Epitaxial Active Layer
S.i. GaAs Substrate
2020/8/12
少寄生的集电极串联电阻效应，在制作
元 器 件 的 外 延 层 和 衬 底 之 间 需 要 作 N+ 隐 埋层。
2020/8/12
《集成电路设计基础》
9
第一次光刻——N+隐埋层扩散孔光刻
从上表面引出第一次光刻的掩模版图形 及隐埋层扩散后的芯片剖面见图。
2020/8/12
《集成电路设计基础》
10
双极型集成电路基本制造工艺步骤
《集成电路设计基础》
5
4.2 双极型集成电路的基本制造工艺
在双极型集成电路的基本制造工艺中， 要不断地进行光刻、扩散、氧化的工作。
典型的PN结隔离的掺金TTL电路工艺 流程图如下图所示。
2020/8/12
《集成电路设计基础》
6
典型PN结隔离掺金TTL电路工艺流程图
2020/8/12
《集成电路设计基础》
《集成电路设计基础》
17
双极型集成电路的基本制造工艺步骤
（8）第六次光刻——金属化内连线光刻 反刻铝形成金属化内连线后的芯片复合图及剖面图如图。
2020/8/12
《集成电路设计基础》
18
4.3 MESFET工艺与HEMT工艺
MESFET是第一代GaAs晶体管 类型和工 艺标识，是 GaAs 单片集成电路技术的基 础，现在是 GaAs VLSI 的主导工艺。
目前最常用的隔离方法是反偏PN结隔 离。一般P型衬底接最负电位，以使隔离 结处于反偏，达到各岛间电隔离的目的。
2020/8/12
《集成电路设计基础》
12
第 二 次 光 刻 ——P+ 隔 离 扩 散 孔 光 刻
隔离扩散孔的掩模版图形及隔离扩散后的 芯片剖面图如图所示。
2020/8/12
《集成电路设计基础》
2020/8/12
《集成电路设计基础》
15
第四次光刻——N+发射区扩散孔光刻
N+发射区扩散孔的掩模图形及N+发射区 扩散后的芯片剖面图如图所示。
2020/8/12
《集成电路设计基础》
16
双极型集成电路的基本制造工艺步骤
（7） 第五次光刻——引线接触孔光刻 此次光刻的掩模版图形如图所示。
2020/8/12
硅HBT工艺和BiCMOS工艺，SOI材料的CMOS 工 艺 ， GaAs 基 /InP 基 的 MESFET 工 艺 、 HEMT 工艺和HBT工艺等。目前应用最广泛的特定工 艺是CMOS工艺。在CMOS工艺中，又可细分 为DRAM工艺、逻辑工艺、模拟数字混合集成 工艺，RFIC工艺等。
2020/8/12
7
双极型集成电路基本制造工艺步骤
（1）衬底选择 对于典型的PN结隔离双极集成电路，
衬底一般选用 P型硅。芯片剖面如图。
2020/8/12
《集成电路设计基础》
8
双极型集成电路基本制造工艺步骤
（2）第一次光刻——N+隐埋层扩散孔光刻 一般来讲，由于双极型集成电路中各
元器件均从上表面实现互连，所以为了减
2020/8/12
《集成电路设计基础》
2
本次课内容
第4章 集成电路特定工艺
4.1 引言 4.2 双极型集成电路的基本制造工艺 4.3 MESFET工艺与HEMT工艺 4.4 CMOS集成电路的基本制造工艺 4.5 BiCMOS集成电路的基本制造工艺
2020/8/12
《集成电路设计基础》
3
4.1 引言
（3）外延层淀积 外延层淀积时应该考虑的设计参数主要有：
外延层电阻率ρepi和外延层厚度Tepi。外延
层淀积后的芯片剖面如图。
2020/8/12
《集成电路设计基础》
11
双极型集成电路基本制造工艺步骤
（4）第二次光刻——P+隔离扩散孔光刻 隔离扩散的目的是在硅衬底上形成许
多孤立的外延层岛，以实现各元件间的 电隔离。
《集成电路设计基础》
NMOS
PMOS
纵向NPN EB C
N+ N+ P－-epi P+- SUB
P+ P+ N阱
N+- BL
N+
N+
P N阱
N+- BL
山东大学 信息学院
刘志军
上次课内容
第3章 集成电路工艺简介 3.1 引言 3.2 外延生长工艺 3.3 掩模的制版工艺 3.4 光刻工艺 3.5 掺杂工艺 3.6 绝缘层形成工艺 3.7 金属层形成工艺
所谓 特定工艺，常常是指以一种 材料为衬底、一种或几种类型的晶体 管为主要的有源器件；辅以一定类型 的无源器件；以特定的简单电路为基 本单元；形成应用于一个或多个领域 中各种电路和系统的工艺。
2020/8/12
《集成电路设计基础》
4
特定工艺
这些特定工艺包括： 硅基的双极型工艺、CMOS、BiCMOS、锗
2020/8/12
《集成电路设计基础》
22
MESFET工艺
（2）由于肖特基势垒的耗尽区延伸进入有源层， 使得沟道的厚度变薄。根据零偏压情况下沟道夹 断的状况，可形成两种类型的MESFET：增强型 和耗尽型。
制造基础基本相同。
2020/8/12
《集成电路设计基础》
19
MESFET工艺
下图将示出GaAs MESFET的基本结构。 在半绝缘 (Semi-isolating，s.i.)GaAs衬底 上的N型GaAs 薄层为有源层。这一层 可 以 采 用 液 相 外 延 (LPE) 、 汽 相 外 延 (VPE)或分子束外延(MBE)三种外延方 法沉积形成，也可以通过离子注入形 成。
《集成电路设计基础》
21
MESFET工艺
（1）有源层上面两侧的金属层通常是金 锗合金, 通过沉积形成, 与有源层形成 源极和漏极的欧姆接触。这两个接触区 之间的区域定义出有源器件, 即MESFET 的电流沟道。MESFET通常具有对称的源 漏结构。沟道中间区域上的金属层通常 是金或合金, 与有源层形成栅极的肖特 基接触。
13
双极型集成电路的基本制造工艺步骤
（5）第三次光刻——P型基区扩散孔光刻
基区扩散孔的掩模版图形及基区扩散后的芯片
剖面图如图所示。
2020/8/12
《集成电路设计基础》
14
双极型集成电路的基本制造工艺步骤
（6）第四次光刻——N+发射区扩散孔光刻
此次光刻还包括集电极、N型电阻 的接触孔和外延层的反偏孔。
2020/8/12
《集成电路设计基础》
20
MESFET工艺
Source Metallization
Gate
MetaFra Baidu biblioteklization
Gatelength Channel
Drain Metallization Epitaxial Active Layer
S.i. GaAs Substrate
2020/8/12
少寄生的集电极串联电阻效应，在制作
元 器 件 的 外 延 层 和 衬 底 之 间 需 要 作 N+ 隐 埋层。
2020/8/12
《集成电路设计基础》
9
第一次光刻——N+隐埋层扩散孔光刻
从上表面引出第一次光刻的掩模版图形 及隐埋层扩散后的芯片剖面见图。
2020/8/12
《集成电路设计基础》
10
双极型集成电路基本制造工艺步骤
《集成电路设计基础》
5
4.2 双极型集成电路的基本制造工艺
在双极型集成电路的基本制造工艺中， 要不断地进行光刻、扩散、氧化的工作。
典型的PN结隔离的掺金TTL电路工艺 流程图如下图所示。
2020/8/12
《集成电路设计基础》
6
典型PN结隔离掺金TTL电路工艺流程图
2020/8/12
《集成电路设计基础》
《集成电路设计基础》
17
双极型集成电路的基本制造工艺步骤
（8）第六次光刻——金属化内连线光刻 反刻铝形成金属化内连线后的芯片复合图及剖面图如图。
2020/8/12
《集成电路设计基础》
18
4.3 MESFET工艺与HEMT工艺
MESFET是第一代GaAs晶体管 类型和工 艺标识，是 GaAs 单片集成电路技术的基 础，现在是 GaAs VLSI 的主导工艺。
目前最常用的隔离方法是反偏PN结隔 离。一般P型衬底接最负电位，以使隔离 结处于反偏，达到各岛间电隔离的目的。
2020/8/12
《集成电路设计基础》
12
第 二 次 光 刻 ——P+ 隔 离 扩 散 孔 光 刻
隔离扩散孔的掩模版图形及隔离扩散后的 芯片剖面图如图所示。
2020/8/12
《集成电路设计基础》
2020/8/12
《集成电路设计基础》
15
第四次光刻——N+发射区扩散孔光刻
N+发射区扩散孔的掩模图形及N+发射区 扩散后的芯片剖面图如图所示。
2020/8/12
《集成电路设计基础》
16
双极型集成电路的基本制造工艺步骤
（7） 第五次光刻——引线接触孔光刻 此次光刻的掩模版图形如图所示。
2020/8/12
硅HBT工艺和BiCMOS工艺，SOI材料的CMOS 工 艺 ， GaAs 基 /InP 基 的 MESFET 工 艺 、 HEMT 工艺和HBT工艺等。目前应用最广泛的特定工 艺是CMOS工艺。在CMOS工艺中，又可细分 为DRAM工艺、逻辑工艺、模拟数字混合集成 工艺，RFIC工艺等。
2020/8/12
7
双极型集成电路基本制造工艺步骤
（1）衬底选择 对于典型的PN结隔离双极集成电路，
衬底一般选用 P型硅。芯片剖面如图。
2020/8/12
《集成电路设计基础》
8
双极型集成电路基本制造工艺步骤
（2）第一次光刻——N+隐埋层扩散孔光刻 一般来讲，由于双极型集成电路中各
元器件均从上表面实现互连，所以为了减
2020/8/12
《集成电路设计基础》
2
本次课内容
第4章 集成电路特定工艺
4.1 引言 4.2 双极型集成电路的基本制造工艺 4.3 MESFET工艺与HEMT工艺 4.4 CMOS集成电路的基本制造工艺 4.5 BiCMOS集成电路的基本制造工艺
2020/8/12
《集成电路设计基础》
3
4.1 引言
（3）外延层淀积 外延层淀积时应该考虑的设计参数主要有：
外延层电阻率ρepi和外延层厚度Tepi。外延
层淀积后的芯片剖面如图。
2020/8/12
《集成电路设计基础》
11
双极型集成电路基本制造工艺步骤
（4）第二次光刻——P+隔离扩散孔光刻 隔离扩散的目的是在硅衬底上形成许
多孤立的外延层岛，以实现各元件间的 电隔离。
《集成电路设计基础》
NMOS
PMOS
纵向NPN EB C
N+ N+ P－-epi P+- SUB
P+ P+ N阱
N+- BL
N+
N+
P N阱
N+- BL
山东大学 信息学院
刘志军
上次课内容
第3章 集成电路工艺简介 3.1 引言 3.2 外延生长工艺 3.3 掩模的制版工艺 3.4 光刻工艺 3.5 掺杂工艺 3.6 绝缘层形成工艺 3.7 金属层形成工艺
所谓 特定工艺，常常是指以一种 材料为衬底、一种或几种类型的晶体 管为主要的有源器件；辅以一定类型 的无源器件；以特定的简单电路为基 本单元；形成应用于一个或多个领域 中各种电路和系统的工艺。
2020/8/12
《集成电路设计基础》
4
特定工艺
这些特定工艺包括： 硅基的双极型工艺、CMOS、BiCMOS、锗
2020/8/12
《集成电路设计基础》
22
MESFET工艺
（2）由于肖特基势垒的耗尽区延伸进入有源层， 使得沟道的厚度变薄。根据零偏压情况下沟道夹 断的状况，可形成两种类型的MESFET：增强型 和耗尽型。