《数字电子技术基础》第五版_阎石_第6章_课件PPT
合集下载
关于数电第五版阎石课件
转换步骤：
（1）写出已有触发器和待求触发器的特性方程。
（2）变换待求触发器的特性方程，使之形式与已有 触发器的特性方程一致。
（3）比较已有和待求触发器的特性方程，根据两个 方程相等的原则求出转换逻辑。
（4）根据转换逻辑画出逻辑电路图。
JK 触发器→RS触发器
变换RS触发器的特性方程，使之形式与 JK触发器的特性 方程一致：
1 1
J=1 K=1 时， Q=0,G 7 输出0，主触发器置1，CLK↓,Q *=1； Q=1,G 8 输出0，主触发器置0，CLK↓,Q *=0。
Q *=Q′
JK 触发器的特性表
JKQ
Q*
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
功能
Q* ? Q
保持
Q* ? 0 置 0
例5.4.3
第二三个CLK=＝1 1期期间间，， Q=10,，J=J0=,KK==11,, 主触发 发器器被被置置1，0虽；然虽然CLK C下L降K沿下到降达沿时到又达回时到 又J=0回, 从到触K=发0器, 但保从持触输 发出器Q *输=1出。Q *=0.
1 0 11 0
四、边沿触发的触发器
1.用两个电平触发 D触发器组成的边沿触发器
CP
CP D Q2
5.6 触发器的逻辑功能及其描述方法
一、触发器按逻辑功能的分类
按 逻
SR触发器
辑
功
JK 触发器
阎石第五版数字电路技术课件
数字电路基础
触发器概述
触发器的分类
触发器的工作原理
触发器的应用
01
02
03
04
触发器是一种具有记忆功能的电路，能够存储二进制信息。
根据工作原理的不同，触发器可以分为RS触发器、D触发器、JK触发器和T触发器等。
触发器通过接收输入信号，根据不同的工作模式，将存储的信息保持或翻转。
触发器广泛应用于数字系统的设计和实现，如寄存器、计数器等。
详细描述
总结词
数字电路技术的发展历程
详细描述
数字电路技术自20世纪40年代诞生以来，经历了从小规模到大规模，再到超大规模集成电路的发展历程。随着半导体工艺的不断进步，数字电路技术的集成度越来越高，性能越来越强大，应用领域也越来越广泛。
总结词
数字电路技术的应用领域
详细描述
数字电路技术广泛应用于计算机、通信、控制、测量仪器、航空航天、军事等领域。在计算机领域，数字电路技术用于构建中央处理器、存储器、输入输出接口等关键部件。在通信领域，数字电路技术用于信号传输、调制解调、信道编码等。在控制领域，数字电路技术用于实现各种控制算法和控制系统。在测量仪器领域，数字电路技术用于提高测量精度和自动化程度。在航空航天和军事领域，数字电路技术用于实现高速数据处理和精确控制系统。
数字电路的分析与设计
根据逻辑函数表达式或真值表，设计实现特定逻辑功能的组合逻辑电路。
组合逻辑电路设计
根据给定的逻辑函数和触发器类型，设计实现特定功能的时序逻辑电路。
时序逻辑电路设计
利用可编程逻辑器件的资源和编程语言，设计实现各种数字电路和系统。
可编程逻辑器件设计
使用硬件描述语言（如Verilog或VHDL）进行数字电路和系统的设计和仿真。
数字电子技术基础第五版
(1000 1111 1010 1100 0110 )2
《数字电子技术基础》第五版
五、八进制数与二进制数的转换
例：将(011110.010111)2化为八进制
(011 110. 010 111 )2
(3 6 . 2 7)8
例：将(52.43)8化为二进制
(5
2 . 4
3)8
(101 010 . 100 011 )2
《数字电子技术基础》第五版
《数字电子技术基础》（第五版）教学课件
清华大学 阎石 王红
联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@ 联系电话：(010)62792973
《数字电子技术基础》第五版
第一章
数制和码制
《数字电子技术基础》第五版
1 2 3 4 7
k n 2 n1 k n1 2 n 2 k1 2( k n 2 n 2 k n1 2 n3 k 2 ) k1
0
故 (173)10 (10101101 )2
5 6
《数字电子技术基础》第五版
二、十－二转换
1 2 m ( S ) k 2 k 2 k 2 10 1 2 m 小数部分: 左右同乘以 2
1.1 概述 数字量和模拟量
• 数字量：变化在时间上和数量上都是不连 续的。（存在一个最小数量单位△） • 模拟量：数字量以外的物理量。 • 数字电路和模拟电路：工作信号，研究的 对象，分析/设计方法以及所用的数学工具 都有显著的不同
《数字电子技术基础》第五版
数字量和模拟量
• 电流值来表示信息
《数字电子技术基础》第五版
1.4二进制数运算
1.4.2 反码、补码和补码运算
《数字电子技术基础》第五版阎石第6章
取决于该时刻电由路触的发输器入保存 还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
输 X1 入 Xp
…
组合电路
…
Y1 输 Ym 出
Q1 Qt …
存储电路
W1 … Wr
时序电路在任何时刻的稳定输出，不仅与 该时刻的输入信号有关，而且还与电路原来的 状态有关。
构成时序逻辑电路的基本单元是触发器。
输出方程
Y (( AQ1Q2 ) ( AQ1Q2 )) AQ1Q2 AQ1Q2
③计算、 Y
列状态转 换表
输A入Q1Q2现 AQ态1Q2
A Q2 Q1
000
001
010
QQ102*1*
Q11 A0
Q1
1 0 Q2
101
110
111
次态
Q2* Q1*
寄存器和移位寄存器
一、寄存器 在数字电路中，用来存放二进制数据或代码
的电路称为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进制 代码的寄存器，需用n个触发器来构成。
01 10 11 00 11
00 01 10
输出
Y
0 0 0 1 1 0 0 0
QQ2*1*DD21
Q1 A
Q1
Q2
Y AQ1Q2 AQ1Q2
转换条件
画状态转换图
输入 现 态
电路状态 A/Y
A
Q2 Q1
Q2Q1
0
转换方向 0
0
00 1/0 01
0 1
0/1 1/1
《数字电子技术基础》第五版教学课件清华大学阎石王红.pdf
8.7 现场可编程门阵列FPGA
一、基本结构
1. IOB 2. CLB 3. 互连资源 4. SRAM
1. IOB
《数字电子技术基础》第五版
可以设置为输入/输出； 输入时可设置为：同步（经触发器）
异步（不经触发器）
2. CLB
《数字电子技术基础》第五版
本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统
8.4.3 GAL的输入和输出特性
GAL是一种较为理想的高输入阻抗器件
GAL输出缓冲级
《数字电子技术基础》第五版
《数字电子技术基础》第五版
8.5 可擦除的可编程逻辑阵列EPLD
一、结构特点 相当于 “不-或”阵列（PAL） + OLMC
二、采用EPROM工艺 集成度提高
《数字电子技术基础》第五版
《数字电子技术基础》第五版
isp器件的编程接口（Lattice）
开发 环境
• 使用ispPLD的优点：
• *丌再需要与用编程器 • *为硬件的软件化提供可能 • *为实现硬件的远程构建提供可能
3. “装载”结束后，进入编程设定的 工作状态
！！每次停电后，SRAM中数据消失 下次工作仍需重新装载
《数字电子技术基础》第五版
8.8 在系统可编程通用数字开关（ispGDS）
ispGDS22的 结构框图
《数字电子技术基础》第五版
8.9 PLD的编程
以上各种PLD均需离线进行编程操作，使用开发系统
3. 互连资源
《数字电子技术基础》第五版
《数字电子技术基础》第五版
4. SRAM 分布式 每一位触发器控制一个编程点
二、编程数据的装载
《数字电子技术基础》第五版
一、基本结构
1. IOB 2. CLB 3. 互连资源 4. SRAM
1. IOB
《数字电子技术基础》第五版
可以设置为输入/输出； 输入时可设置为：同步（经触发器）
异步（不经触发器）
2. CLB
《数字电子技术基础》第五版
本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统
8.4.3 GAL的输入和输出特性
GAL是一种较为理想的高输入阻抗器件
GAL输出缓冲级
《数字电子技术基础》第五版
《数字电子技术基础》第五版
8.5 可擦除的可编程逻辑阵列EPLD
一、结构特点 相当于 “不-或”阵列（PAL） + OLMC
二、采用EPROM工艺 集成度提高
《数字电子技术基础》第五版
《数字电子技术基础》第五版
isp器件的编程接口（Lattice）
开发 环境
• 使用ispPLD的优点：
• *丌再需要与用编程器 • *为硬件的软件化提供可能 • *为实现硬件的远程构建提供可能
3. “装载”结束后，进入编程设定的 工作状态
！！每次停电后，SRAM中数据消失 下次工作仍需重新装载
《数字电子技术基础》第五版
8.8 在系统可编程通用数字开关（ispGDS）
ispGDS22的 结构框图
《数字电子技术基础》第五版
8.9 PLD的编程
以上各种PLD均需离线进行编程操作，使用开发系统
3. 互连资源
《数字电子技术基础》第五版
《数字电子技术基础》第五版
4. SRAM 分布式 每一位触发器控制一个编程点
二、编程数据的装载
《数字电子技术基础》第五版
数字电子技术基础第五版阎石课件
2006年
24
8.4 通用阵列逻辑GAL
要使用GAL器件，就要先进行设计。GAL器件的开发 工具包括硬件开发工具和软件开发工具。硬件开发工 具有编程器，软件开发工具有ABEL-HDL程序设计语言 和相应的编译程序。编程器的主要用途是将开发软件 生成的熔丝图文件按JEDEC格式的标准代码写入选定 的GAL器件。
8.1 概 述
图8.1.1 PLD电路中门电路的惯用画法 （a）与门
（b）输出恒等于0的与门 （c）或门 （d）互补输出的缓冲器 （e）三态输出的缓冲器
2006年
返回
1
图8.1.1 PLD电路中门电路的惯用画法
（a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
辑模式（c）单乘积项模式 图8.8.7 输入/输出单元（ IOC ）的电路结构 图8.8.8 IOC的各种组态 图8.8.9 ispLSI器件的编程接口 图8.8.10 ispGDS22的结构框图 图8.8.11 ispGDS22的输入/输出单元（ IOC ）
支持不同厂家生产的，各种型号的PAL，GAL， EPLD，FPGA产品开发。
PLD开发系统包括软件和硬件俩部分。 开发系统软件是指PLD专用的编程语言和相 应的汇编程序或编译程序。开发系统软件大体
上可以分为汇编型，编译型和原理图收集型三
种。
2006年
58
8.8 在系统可编程逻辑器件（ISP－PLD）
图8.8.1 ispGAL16z8的电路结构框图 图8.8.2 ispGAL16z8编程操作流程图 图8.8.3 ispLSI1032的电路结构框图 图8.8.4 ispLSI1032的逻辑功能划分框图 图8.8.5 通用逻辑模块（GLB）的电路结构 图8.8.6 GLB的其它几种组态模式（a）高速旁路模式（b）异或逻
数字电子技术基础阎石
截止 导通
T4 导通
输出
高电平
第15页/共33页
（2）当输入为高电平（I = 3.6 V） T2、T3饱和导通 T1:倒置的放大状态。
T4和D截止。 使输出为低电平. vO=vC3=VCES3=0.2V
第16页/共33页
输入 低电平 高电平
T1 饱和
T2 截止
倒置工作 饱和
逻辑真值表
输入A 0 1
(1)EN 0, P 1, D截止，为“工作状态” Y ( AB) (2)EN 1, P 0, D导通，为“高阻状态” Y Z
第31页/共33页
三态门的用途
第32页/共33页
感谢您的观看！
第33页/共33页
第28页/共33页
3、外接负载电阻RL的计算
OC门同时截止，
截止漏电流为IOH ,负载输入电流为I IH
为保证VO VOH ,
则VCC RL (nIOH m IIH ) VOH
所以RL
V
' CC
VOH
nIOH m IIH
RL(max)
第29页/共33页
3、外接负载电阻RL的计算
当仅一个OC门导通，
且不随iB增加而 增加
VCE＝VCC－iCRc VCES ≈ 0.2~0.3 V
c、e间等 效内阻
很大，约为 数百千欧，相 当于开关断开
可变
第12页/共33页
很小，约为数 百欧，相当于 开关闭合
六 、三极管反相器
• 三极管的基本开关电路就是非门 实际应用中，为保证
VI=VIL时T可靠截止，常在 输入接入负压。
OC门
第25页/共33页
2、OC门的结构特点
输出端为OC三极管T5，T5可承受较大电压、电流， 如SN 7407 : 40mA / 30V 工作时需要外接RL ,VCC;只要RL ,VCC取值合适，定可使
数字电子技术基础阎石主编第五版
四、触发器分类
SR锁存器
按
SR触发器
按
逻
构 造
电平触发旳触发器 辑 功
JK触发器
可 分
脉冲触发旳触发器 能 可
D触发器
为
边沿触发触发器
分 为
T和T′触发器
5.2 触发器旳电路构造与动作特点
一、SR锁存器 （基本RS触发器）
1.或非门构成
RSD— RSeetset 直直接接复置位位端端 ((置置01端端））
转换环节：
（1）写出已经有触发器和待求触发器旳特征方程。
（2）变换待求触发器旳特征方程，使之形式与已经 有触发器旳特征方程一致。
（3）比较已经有和待求触发器旳特征方程，根据两 个方程相等旳原则求出转换逻辑。
（4）根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器旳特征方程，使之形式与JK触发器旳特征 方程一致：
T触发器特征方程：
Q* TQ T Q T Q
J T 与JK触发器旳特征方程比较，得： K T
电 路 图
D触发器→T触发器
D T Q
D触发器→T＇触发器
D Q
三、触发器电路构造和逻辑功能旳关系
同一种逻辑功能旳触发器能够用不 同旳电路构造实现。反过来，用同一种 电路构造形式能够作成不同逻辑功能旳 触发器。
RS触发器特征方程
Q* S RQ RS 0
Q* S RQ S(Q Q ) RQ SQ SQ RQ SQ RQ SQ (R R) SQ RQ RSQ RSQ SQ RQ
Q* JQ K Q
Q* SQ RQ
比较，得：
J K
S R
电路图
JK触发器→T触发器
0
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本节小结：
寄存器的应用很广，特别是移位寄存器， 不仅可将串行数码转换成并行数码，或将并
பைடு நூலகம்
行数码转换成串行数码，还可以很方便地构
成移位寄存器型计数器和顺序脉冲发生器等
电路。
计数器
在数字电路中，能够记忆输入脉冲个数的电 路称为计数器。 分类： 加法计数器 二进制计数器 同步计数器 按计数器中触发器是否同时翻转 按计数器中的数字增减 十进制计数器 减法计数器 按计数器容量 异步计数器 可逆计数器 N进制计数器
2. 状态表 反映输出Z、次 态Q*与输入X、 现态Q之间关系 的表格。
3. 状态图 反映时序电路 状态转换规律， 及相应输入、 输出取值关系 的图形。
箭尾： 现态
标注：输入／输出
箭头： 次态
4. 时序图
时序图又叫工作波形图，它用波形的形式形 象地表达了输入信号、输出信号、电路的状态等 的取值在时间上的对应关系。
4 位寄存器 0，异步 （1）清零。RD
清零。即有：
Q3 Q2 Q1 Q0 0000
（2）送数。 RD 1 时， CLK 上升沿送数。即有：
* * * * Q3 Q2Q1 Q0 D3 D2 D1D0
1 （3）保持。在 RD
、
CLK 上升沿以外时间，寄 存器内容将保持不变。 同步触发器构成 边沿触发器构成
J 0 K0 1 J1 K1 Q0 J 2 K 2 Q1 Q0 J n 1 K n 1 Qn 2Qn 3 Q1 Q0
1Qn 2 Q1 Q0 B Qn
驱动方程
输出方程
284页图6.3.15
电路在某一给定时刻的输出
由触发器保存 取决于该时刻电路的输入
还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
输 入
X1 Xp
Y1
…
组合电路
…
Ym
输 出
Q1 Qt
W1
…
存储电路
… Wr
时序电路在任何时刻的稳定输出，不仅与
该时刻的输入信号有关，而且还与电路原来的
状态有关。 构成时序逻辑电路的基本单元是触发器。
输出仅决定于存储电路的状态，与电路 当前的输入无关。
三、时序逻辑电路的功能描述方法 逻辑方程组 状态表 卡诺图 状态图 时序图 逻辑图
1. 逻辑方程组
特性方程：描述触发器逻辑功能的逻辑表达式。 驱动方程：（激励方程）触发器输入信号的逻辑 表达式。 时钟方程：控制时钟CLK的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。
(a)引脚排列图
异步复位端
预置数控 制端
4位同步二进制计数器74161功能表
74161具有异步清零和同步置数功能.
4位同步二进制计数器74163功能表
74163具有同步清零和同步置数功能.
74LS163的引脚排列和74LS161相同，不同之处是74LS163采用 同步清零方式。
n位二进制同步减法计数器的连接规律：
二、移位寄存器
单向移位寄存器
* * * * Q0 Di、Q1 Q0、Q2 Q1 、Q3 Q2
0 1 0
1 1 0 0 1
0 1 1 0
1 0 0
0 1
首先将4位数据并行置入移位寄存器的4个触发器中，经 经过 4位代码将从串行输出端依次输出，实现数据的并行 个CLK信号以后，串行输入的4位代码全部移入寄 过4个 CP,4 存器中，同时在 －串行转换。 4个触发器输出端得到并行输出代码。
第 六 章
时序逻辑电路
教学内容
§6.1 概述
§6.2 时序逻辑电路的分析方法
§6.3 若干常用的时序逻辑电路 §6.4 时序逻辑电路的设计方法
教学要求
一.重点掌握的内容：
（1）时序逻辑电路的概念及电路结构特点； （2）同步时序电路的一般分析方法；
（3）同步计数器的一般分析方法；
（4）会用置零法和置数法构成任意进制计数器。
74LS194
DIR D0
S0 DIL CLK +5V
清0按键 1秒
S1=0,S0=1
CLK 右移控制
本节小结：
寄存器是用来存放二进制数据或代
码的电路，是一种基本时序电路。任何
现代数字系统都必须把需要处理的数据
和代码先寄存起来，以便随时取用。
本节小结：
寄存器分为基本寄存器和移位寄存器 两大类。基本寄存器的数据只能并行输入、 并行输出。移位寄存器中的数据可以在移 位脉冲作用下依次逐位右移或左移，数据 可以并行输入、并行输出，串行输入、串 行输出，并行输入、串行输出，串行输入、 并行输出。
单向移位寄存器具有以下主要特点：
（ 1 ）单向移位寄存器中的数码，在 CLK 脉冲操
作下，可以依次右移或左移。
（2）n位单向移位寄存器可以寄存n位二进制
代 码 。 n 个 CLK 脉 冲 即 可 完 成 串 行 输 入 工 作 ，
此后可从 Q0 ～ Qn-1 端获得并行的 n 位二进制数码， 再用n个CLK脉冲又可实现串行输出操作。 （ 3 ）若串行输入端状态为 0 ，则 n 个 CLK 脉冲后， 寄存器便被清零。
输出
电路状态
A
0 0 0 0 1 1 1 1
Q2 Q1
0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1
Q Q
0 1 1 0 1 1 0 0
* 2
* 1
Y
0 0 0 1 1 0 0 0
转换方向 00 0/1 1/1 01 1/0 1/0 10
1/0
11
1 0 1 0 1 0 1 0
④作时序图
次 态
* Q2
输出
Q1*
1 0 1 0 1 0 1 0
Y
0 0 0 1 1 0 0 0
0 1 1 0 1 0 0 1
Q1* D1 Q1 * Q2 D2 A Q1 Q2
Q2 Y AQ1Q2 AQ1
转换条件
画状态转换图
A/Y
Q2 Q1
输入 现
态
次 态
画状态转换图
Q3Q2Q1 /Y
000
/1 /1 111
/0
001
/0
010
/0
011 /0
110
/0
101
/0
100
④作时序图
1 0 0 1
1
0 1
1
0 0 1 0 1 0
0 0
0 0 0 0
0 1
0 1
⑤说明电路功能
这是一个同步七进制加法计数器，能自启动。
例6.2.3
解: ①写方程式 驱 D Q 1 1 动 方 D2 A Q1 Q2 程
二、时序逻辑电路的分类： 按 动 作 特 点 可 分 为
同步时序逻辑电路
所有触发器状态的变化都是在 同一时钟信号操作下同时发生。
异步时序逻辑电路
触发器状态的变化不是同时发生。
按 输 出 特 点 可 分 为
米利型时序逻辑电路
输出不仅取决于存储电路的状态，而且还 决定于电路当前的输入。
穆尔型时序逻辑电路
1 0 1 1 1 0 1 0 1 1
0
0
⑤说明电路功能
A=0时是二位二进制加法计数器；
A=1时是二位二进制减法计数器。
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器
一、寄存器 在数字电路中，用来存放二进制数据或代码 的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进制 代码的寄存器，需用n个触发器来构成。
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念； （2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。 2. 时序电路：
2、同步十进制计数器
同步十进制加法计数器:在同步二进制加法计数 器基础上修改而来.
同步十进制加法计数器74LS160与74LS161 逻辑图和功能表均相同,所不同的是74LS160是 十进制而74LS161是十六进制。
同步十进制可逆计数器也有单时钟和双时钟
两种结构形式。属于单时钟的有74LS190等，属
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k LED 发光 二极管
RD Q0 Q1 Q2 Q3 S1 74LS194
+5V
Q=0时
LED亮
RD Q0 Q1 D1 Q2 D2 D3 Q3 S1
DIR D0 D1
D2
D3
S0 DIL CLK +5V
4位集成二进制同步可逆计数器74LS191
使能端
串行时钟输出
加／减控 制端
预置数控 制端
4位同步二进制可逆计数器74LS191功能表
74LS191具有异步置数功能.
0
1 0 1
1
1 0 1 1
0 1 1 1
0 1 0 0
1 0 0 0
双时钟加/减计数器74LS193
74LS193具有异步清零和异步置数功能.
输出方程
279页图6.3.10
C Qn1Qn2 Q1 Q0
4位二进制同步加法计数器
若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的 频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。