产品硬件开发评审流程精编版

文件编号：

产品硬件开发评审流程编制：审核：

文档修改历史

日期版本作者修改内容评审号变更控

制号

发布日期

01.00.000

目录

1、目的 (4)

2、适用范围 (4)

3、评审需求 (4)

4、评审计划 (4)

5、评审结果判定 (4)

6、评审流程图 (4)

7、附录 (5)

1、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。

2、适用范围：适用公司产品硬件的研发评审。

3、评审需求：

产品硬件评审可分3部分：硬件原理图评审、PCB评审、PCBA评审。在硬件开发设计过程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小组，提出评审需求。

4、评审计划：

硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况制定具体的评审项目。

5、评审结果判定：

硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，并明确评定结果的判定标准。评审不通过，需返回开发设计改良或进行风险评估，之后再重新评审。

6、评审流程图：

7、附录：

单元电路评审：针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元电路是否符合设计标准。请参照下表，审查通过项目请打（√），审查未通过项目请打（×）。审查硬件板未涉及到的单元电路模块可不填写。

单元电路审查一览表

审查项目审查内容审查结果审查建议

滤波电路1、审查电路中是否设计电源

滤波电路。

2、审查电路中电源滤波器的

形式是否有效，是否为单电容

型或单电感型，而未采用П形

电源滤波器。

3、对单板的П形电源滤波器

参数进行审查。

（）（）

（）（）

（）（）

ID电路1、审查ID电路的形式是否符

合规范电路的要求。

2、审查ID电路的参数是否正

确。

3、审查ID电路是否有隔离电

阻或隔离芯片。

（）（）

（）（）

（）（）

复位、WDT （看门狗）电路1、硬件设计中不推荐使用可

关闭的WDT系统，即计数器清

零电路应是单稳电路而非锁存

电路。如果设计为可关闭的

WDT，刷新时应是关闭后立即开

启，不可使watchdog处于长期

关闭的状态。

2、WDT设计中，坚决不可使用

分离元件依靠电容充电实现

WDT电路。

3、在WDT设计中，计数时钟应

尽量取用本板时钟。防止因为

其他单板更换，插拔导致时钟

不正常时，本板WDT电路工作

失常。

4、上电时WDT计数器应可清

零。

5、单板设计中有无手动复位

开关。

6、设计中是否为重要芯片设

计供软件单独调试的复位口。

7、复位电路中消抖电容的容

（）（）

（）（）

（）（）

（）（）

（）（）

（）（）

（）（）

值是否过大。

8、审查WDT输出的复位信号

是否接在电源管理芯片的输

入，通过电源管理芯片的输出

对单板进行复位，而不是用

WDT输出的信号直接对单板进

行复位。

（）（）

匹配电路1、审查高速信号长线传输中

有无加入匹配。

2、审查匹配形式的正确性，有

效性。

3、审查匹配参数的正确性。

4、不可在同一信号线上同时

进行终端并接与始端串接匹

配。

5、审查终端匹配时，信号输出

芯片的驱动能力是否满足。

6、审查时要结合PCB布线图

进行审查。

（）（）

（）（）

（）（）

（）（）

（）（）

（）（）

信号时序1、在不考虑延时的情况下，分

析单板的输出信号之间的时序

关系是否满足整机时序指标，

最好是符合理想的时序要求。

2、不考虑延时的情况下，单板

对输入时钟的利用是否合理，

所用芯片的输入信号的时序关

系是否满足专用芯片对输入信

号时序的要求。

3、CPU与外围芯片的时序是

否能可靠配合。包括外围芯片

是否能很好支持CPU的读写时

序和采用高速CPU时RAM、ROM

等存储器件的速度是否与CPU

匹配。

4、可编程逻辑器件接口逻辑

设计是否能使输入信号可靠读

入以及其输出信号是否能满足

其它芯片的时序要求。在可编

程器件选用上，其速度是否与

其他芯片匹配。

5、总线三态时序设计时是否

考虑到各控制信号之间有足够

的裕度，以防止总线冲突。

（）（）

（）（）

（）（）

（）（）

（）（）1、审查所有芯片的外围电路（）（）

器件应用的接法正确性。

2、审查对芯片无用脚的处理。

3、对芯片工作方式的审查。（）（）（）（）

CPU应用1、审查与外围器件的接法是

否依照器件手册推荐。

2、时钟审查。

3、控制信号审查。

4、I/O口用法审查。

5、外接存储器的速度匹配。

6、不用输入端的处理审查。

（）（）

（）（）

（）（）

（）（）

（）（）

（）（）

DSP审查1、与外围接口器件的连接。

2、MP/ MC：Microprocessor/

microcomputer 方式选择端，

当采用外部存储器时，应通过

上拉电阻接VCC；当采用内部

存储器或BOOT时，应通过下拉

电阻接地。

3、BOOT实现：DSP程序引导共

有多种方式，如果采用BOOT，

审查实现程序引导的接口方法

是否正确。

4、HOLD：总线占用请求，不用

时应接上拉电阻。

5、中断输入端：INT1、INT2、

INT3、INT4、NMI，不用时应接

上拉电阻。

6、其它无用输入端是否有上

拉电阻或下拉电阻/ 接地。

（）（）

（）（）

（）（）

（）（）

（）（）

（）（）

差分接口电路1、如果是远距离点对点通讯，

接口的保护非常重要，应是审

查的重点。

2、近距离点对点接口方式，审

查接口电路的参数。

3、一点对多点接口方式，审查

接口电路的参数。

（）（）

（）（）

（）（）

光电耦合电路1、直流电气参数审查。

2、审查光耦的反向电压和驱

动能力是否满足要求。

3、对于单向输入的光电耦合

器件，应在输入端并接反向二

极管。

4、光电耦合器件的电流传输

比的离散性很大，电路应保证

在这个参数范围内的所有光耦

（）（）

（）（）

（）（）

（）（）