99倒计时课程设计

目录

1引言 (1)

2 整体设计方案 (2)

3各单元的介绍 (3)

3.1 最小应用系统 (3)

3.1.1 AT89C51的介绍 (3)

3.1.2时钟电路的介绍 (5)

3.1.3复位电路 (7)

3.2 锁存器74LS273的介绍 (8)

3.3 数码管显示介绍 (9)

4 99倒计时主电路图 (10)

5 程序流程图 (12)

6 99倒计时软件程序设计 (13)

7 总结 (15)

8 谢辞 (16)

9 参考文献 (17)

1引言

目前单片机的应用越来越广泛，实际上，单片机得几乎在人类生活的各个领域都表现出强大的什么生命力，使计算机的应用范围达到了前所未有的广度和深度。单片机的出现尤其对电路工作者产生了观念上的冲击。在过去经常采用模拟电路、数字电路诗实现的电路系统，现在相当大一部分可以用单片机予以实现，传统的电路设计方法已演变成软件和硬件相结合的设计方，而且许多电路设计问题将转化为纯粹的程序设计问题。

INTEL公司从其生产单片机开始发展到现在，大体上可分为3大系列：MCS-48系列、MCS-51系列和MCS-96系列。MCS-51系列是8为高档单片机系列，也是我国目前应用最为广泛的一种单片机系列。单片机是把CPU、内存储器和某些I/O接口电路集成在一块大规模芯片上的微型计算机。单片机的优点很多，具有体积小，成本低，抗干扰能力强，面向控制，可以实现分机各分布控制等。在进行99倒计时的课程设计中就是利用单片机的上述优点，采用的是AT89C51型号的单片机。

99秒倒计时器主要是用在精确时间上。它是通过一个按键来控制它的开和停，在控制过程中有一个暂停开关和一个复位按钮，它能及时有效的记录瞬间时间，它在我们的生活中的应用很广泛。

2 整体设计方案

根据课程设计内容，基于MCS-51单片机，设计两位八段LED做99秒钟的倒计时。秒表倒计时能够上电复位，复位后系统初始化，八段LED显示为00。因此，硬件连接设计主要包括时钟电路，复位电路，89C51基本工作电路，接口电路，八段LED共阴极电路等等。选择符合要求的电气元件，确定其参数值。

通过硬件连接编写相应的汇编语言源程序，主要包含初始化程序，减一循环程序，中断程序等。上机调试，修改，观察运行结果，直到软硬件配合没有问题。

该方案采用单片机程序设计制作，它是利用芯片AT89C51的特殊功能，P3口控制按键开关，当按下开始按钮，两个数码管将显示99，然后通过P2.0和P2.1对控制数码管的两个三极管进行位选，P1口输出段码经74LS273锁存器来驱动数码管进行倒计时，同时能实现复位、暂停的功能。其系统框图如图1所示

图1 系统框图

3各单元的介绍

3.1 最小应用系统

3.1.1 AT89C51的介绍

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

AT89C51具有如下特点：40个引脚，4k Bytes Flash片内程序存储器，128 bytes的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，片内时钟振荡器。

此外，AT89C51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。

（1）主要特性：

· 4K字节可编程FLASH存储器(寿命：1000写/擦循环)

· 全静态工作：0Hz-24KHz

· 三级程序存储器保密锁定

· 128*8位内部RAM

· 32条可编程I/O线

· 两个16位定时器/计数器

·6个中断源

· 可编程串行通道

· 低功耗的闲置和掉电模式 · 片内振荡器和时钟电路 （2）管脚说明：

VCC ：供电电压 GND ：接地。

P0口：P0口为一个8位漏级开路双向I/O 口，每脚可吸收8TTL 门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH 编程时，P0 口作为原码输入口，当FIASH 进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O 口，P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH 编程和校验时，P1口作为第八位地址接收。

Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7

Vpp EA /

PROG ALE / PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1

P2.0

P1.0

P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

PD V RST /

RXD.P3.0 TXD.P3.1

2.3.0P INT 3.3.1P INT

T0.P3.4 T1.P3.5 6.3.P WR 7.3.P RD XTAL2 XTAL1 Vss

AT89C51

1

2 3 4 5 6 7 8 9 1011 1213 14151617181920

4039383736353433323130292827262524232221

图2 AT89C51引脚图