第四章_存储系统(答案)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
答案
(1)2k×8:11位地址线,8位数据线。 4k×4:12位地址线,4位数据线。 8k×8:13位地址线,8位数据线。 (2)2片2k×8,2片4k×4,1片8k×8。 地址分配与片选逻辑: M总容量:16K×8, 需14位地址:A13-A0 2k×8: A10-A0 , 4k×4: A11-A0 , 片选逻辑:A13A12 8k×8: A12-A0 , 片选逻辑:A13
-CS3
AB15AB14 AB13 AB15 AB14
AB15AB14 AB13AB12 AB11 AB AB AB13 AB12 AB11 15 14
( 3)
DB7~DB4 DB3~DB0 R/W
2K*8
Ai Di
2K百度文库8
Ai Di
4K*4
Ai Di
8K*8
Ai Di
4K*4
地址 ≥1
PD/PGM -CS0 PD/PGM
AB10~0 ≥1
AB10~0
Ai
I/O
AB13~0
AB11~0 AB12~0
-CS2
-CS1
AB15AB14 AB13 AB12
作业:某机的主储存器与外设统一编址,内存地址空间 为从第0号单元开始的连续空间,容量为16K×8位, 外设占用16KB。由2k×8位的EPROM芯片组成前4KB, 由4k×4位和8k×8位的SRAM芯片组成后12KB。Ai为 地址输入端,Di为数据输出端(EPROM)或数据输入 输出端(SRAM),-CS为片选端(低电平有效), PD/PGM为低且-CS有效时EPROM数据可输出,R/W为 SRAM的读写端。 ( 1 )每一 EPROM 芯片和 SRAM 芯片各有多少地址输入线和 数据线? (2)各种芯片各需要多少片? (3)若CPU访问储存器和外设的信号有:R(读命令),W (写命令) ,AB0 ~ AB15 (输出,地址总线)及双向 数据总线 DB0-DB7.试画出该存储器各芯片与 CPU 连线 的逻辑示意图,并注明地址分配及片选逻辑。