第十章 触发器与时序逻辑电路

第十章 触发器与时序逻辑电路

第一节 RS 触发器

[本节重点]： 1、RS 触发器

2、可控RS 触发器 [本节难点]：

1、基本RS 触发器原理

2、可控RS 触发器原理 [复习导入]： 从反馈作用引入 [讲授新课]：

一、基本RS 触发器 1、电路结构

与非门组成的基本RS 触发器 （a ）逻辑电路（b ）逻辑符号

由两个与非门组成的基本RS 触发器。图（b ）为其逻辑符号。D S 和D R 为信号输入端，用它们上面的非号表示低电平有效，在逻辑符号中用小圆圈表示。Q 和Q 为输出端。

2、工作原理

①D R =D S =1（D R 和D S 都接高电位）

设触发器的原状态为0，即Q =0，Q =1。由图（a ）可知，Q 的0状态接到门G 2的输入端以确保门G 2的输出是1；Q 的1状态接到门G 1的输入端以确保门G 1的输出是0。

设触发器的原状态为1，即Q =1，Q =0。由图 (a)可知，Q 的l 状态接到门G 2的输入端以确保门G 2的输出是0；Q 的0状态接到门G 1的输入端以确保门G 1的输出是1。

由上述分析可见，不论触发器的原状态是0还是1，只要D R =D S =1，触发器

就能保持原状态不变，此时称触发器为记忆态。1位基本RS 触发器可以记忆1位二进制数。

②D S =1，D R =0（D S 接高电位，D R 端加负脉冲）

当D R 端加负脉冲时，D R =0，无论Q 的原状态如何都使Q =1。Q 的1状态接到门G 1

的输入端以确保Q =0；Q 的0状态接到门G 2

的输入端以确保Q =1。当负

脉冲消失时，D R =D S =1，根据①的分析可知，触发器将保持Q =0的状态不变。

可见当D S 接高电位，D R 端加负脉冲时，可使触发器置0并保持。 ③D R =1，D S =0（D R 接高电位，D S 端加负脉冲）

当D S 端加负脉冲时，D S =0，无论Q 的原状态如何都使Q =1。Q 的l 状态接到门G 2的输入端以确保Q =0；Q 的0状态接到门G 1的输入端以确保Q =1。当负脉冲消失时，D R =D S =1，触发器保持Q =1的状态不变。

可见当D R 接高电位，D S 端加负脉冲时，可使触发器置1并保持。 ④D R =D S =0（D S 和D R 端同时加负脉冲）

当D R 和D S 端同时加负脉冲时，D R =D S =0，无论Q 的原状态如何，都使Q =Q =0，这违反了Q 与Q 状态相反的逻辑关系。当负脉冲同时消失时，D R 和D S 端同时由0变为1，门G 1和G 2的输入全都为1。理论上此时两个门的输出都应为0，但由于门G 1和G 2的传输延迟时间不同，或者门G 1先变为0，或者门G 2先变为0，只要有一个门先变为0，另一个门就不会再变为0了。可见，D R 和D S 端同时由0变1时，触发器的状态是不确定的，所以要禁止这种状态出现。

综上所述，基本RS 触发器具有置0、置1并保持的功能。需置0时，令D S =1，在D R 端加负脉冲；需置1时，令D R =1，在D S 端加负脉冲。但不允许在D S 和D R 端同时加负脉冲。

3．逻辑功能的表示方法 （1）用真值表表示

我们把触发器接收输入信号之前的状态称为现态，用n

Q 表示。把触发器接收输入信号之后所处的新的状态称为次态，用1

n +Q 表示。基本RS 触发器的逻辑

功能可以用真值表来表示。

由与非门组成的基本RS 触发器真值表

0 1 0 1 0

1

置

1 0

1 0

1

1

1

置1

1 1

1 1

1

1

保持

（2）用时序图来描述

一般先设初始状态Q为0（也可以设为1），然后根据给定输入信号波形，相应画出输出端Q的波形，这种波形图称为时序图，可直观地显示触发器的工作情况。在画波形图时，如遇到触发器输入条件D R=D S=0时，而此后又同时出现D

R=D S=1，则Q和Q为不定状态，用斜实线或虚线注明，以表示触发器处于失效状态，直至下一个D S或D R使输出有确定的状态为止。

基本RS触发器波形图举例

二、可控RS触发器

1、电路结构

同步RS触发器的组成和符号

（a）逻辑电路（b）逻辑符号

可控RS触发器的电路组成和符号图如图。图 (a)中，Q与Q是触发器的输

出端，CP是时钟脉冲（正脉冲）的输入端，R和S是信号输入端。门G

1和G

2

构

成基本RS触发器。D S和D R是直接置0端和置1端，在D S或D R端加负脉冲可将触发器直接置0或置1。

图（b）中，D S和D R端有小圆圈，表示在此处输入负脉冲时可使触发器状态置0或置1，当触发器开始工作时，这两个端子要接高电平。框内的R、S为输入定义符号，C为控制关联符号，C右边和R、S左边的1为关联序号，它的含义是：当控制信号C的输入有效时，与C序号相同的R、S才能对电路起作用。

2、逻辑功能

（1）R=S=0

由于R=S=0时，无论有无CP到来，门G

3和G

4

的输出均为1。由于基本RS触

发器的输入全为1，因而保持触发器的原状态不变。

（2）R=0，S=1

由于S=l，当CP到来时，门G

3输入全l而输出0。此时不论门G

1

的其他输入

端是什么状态，其必输出1，即Q=1；R=0使门4G输出1，此时门G2输入全1而输出0，这个0状态接到门G

1

的输入以确保Q=1。当时钟消失，即CP=0时，门

G 3和G

4

的输出均为1，使基本RS触发器的输入全为1而保持Q=1的状态不变。（3）R=l，S=0

由于R=l，当CP到来时，使门G

4

输入全1而输出0，此时门G

2

必输出1，即

Q=1；由于S=0，当CP=l时，门G

3输出1。此时门G

1

输入全1而输出0，即Q=0，

这个0状态接到门G

2

的输入以确保Q=1。当时钟消失，即CP=0时，门G3和G4的输出均为1，使基本RS触发器的输入全为1而保持Q=0的状态不变。

（4）R=S=1

由于R=S=1，当CP到来时，门G

3和G

4

的输出均为0，则基本RS触发器处于

输入为00的状态。当时钟消失，即CP=0时，门G

3和G

4

的输出均变为1，使基本

RS触发器的输入同时由0变成1，所以Q的状态将不定。

表中的

n

Q是时钟没到时触发器的状态，1n

Q是时钟作用之后触发器的状态。