微机原理与应用期末复习资料

《微机原理与应用》期末复习资料

适用：电子信息101-103班2012年6月4日

一、基础知识点

（1）几种常用寻址方式的理解，立即寻址、间接寻址、寄存器寻址、直接寻址

（2）某计算机系统有4级中断，预先安排的中断优先级从高到低是1，2，3，4，在操作过程中利用屏蔽技术，处理中断2时屏蔽1，3.在响应中断时从高到低的顺序是

（3）DMA方式基本思想是在“”之间建立直接的数据通路。

（4）I/O与主机信息的交换采用中断方式的特点是“

（5）保护虚拟地址方式下，从虚拟地址到物理地址的转换需要经过分段和分页两级转换，第一级使用段机制的描述符表，实现

（6）中断向量可提供。

（7）3片8259A级联，最多可管理级中断。

（8）8255A有三种工作方式是，三个端口，其中可以工作在方式2。

（9）每一条指令一般都由来构成。

（10）8086CPU内部的四个专用寄存器是（11）根据以下要求用一条指令写出相应操作：

把BX和DX内容相加，结果送入DX中。

用寄存器BX和位移量0B2H的寄存器相对寻址方式把存储器中的一个字和（CX）的内容相加，结果送入该存储器中

用寄存器BX和SI的基址变址寻址方式把存储器中的一个字节与AL寄存器的内容相加，结果送入AL寄存器。

用位移量为0524H的直接寻址方式把存储器中的一个字与数2A59相加，并把结果送入该存储单元中。

（12）CPU与外设交换信息时，有四种常用方式，分别为：

（13）8255有两个控制字，它们分别是：

（14）外部中断是由外部设备通过CPU的“中断请求线”向CPU提出的。

（15）CPU内部数据寄存器用来暂存

（16）控制器完成一条指令的全过程需要三个步骤：

（17）汇编语言语句数据项中的常数可分为：

（18）硬件中断可分为：

（19）中断处理程序由四部分组成：

（20）8259A的中断级联方式有两种：

（21）8253内部结构：

二、简答知识点

1、外设与存储器的编址方式有几种，指出其优缺点。

答：统一编址外设与存储器共用一套译码电路，独立编址外设与存储器分别使用独立的译码电路；统一编址占用存储空间、外设数据输入/输出不需要专用的输入/输出指令、程序可读

性差，而独立编址刚好相反。

2、写出可屏蔽中断执行过程。

答：可屏蔽中断执行过程如下：

（1）接到外设中断请求

（2）判断中断优先级

（3）中断响应

（4）中断处理和返回

3、如果TABLE为数据段中0020H中单元的符号名，在该单元中存放着3412H，请指出以下两条指令有什么区别？每条指令执行后AX寄器中的内容是多少？

MOV AX,TABLE

LEA AX,TABLE

答：第一条指令实现将符号名为TABLE的0020H单元的内容存入AX=3412H；

第二条指令实现将符号名为TABLE的单元的地址存入AX=0020H。

4、简述DMA传送请求与工作过程。

答：DMA传送请求与工作过程大致如下：

（1）外设向DMA控制器发出DMA传送请求信号；

（2）DMA控制器收到请求后，向CPU发出“总线保持”信号，向CPU申请占用总线；

（3）CPU在完成当前总线周期后会立即对“总线保持”信号实行响应；

（4）DMA获得对总线的控制权，并向外设发出DMA响应信号，进入DMA工作方式；

（5）DMA控制器送出地址信号和相应控制信号，实现直接数据传送；

（6）DMA控制器自动修改地址和字节计数器，并据此判断是否需要重复传送操作。5、简述南北桥结构系统与中心结构系统的区别是什么？

答：在南北桥结构中，主要通过两个桥片将三级总线连接起来。这两个桥片分别是被称作“北桥”的CPU总线－PCI桥片和被称作“南桥”的PCI-ISA桥片。南北桥芯片间通过PCI总线连接。这个结构的最大特点就是将局部总线PCI直接作为高速的外围总线连接到PCI插槽上。这一变化适应了当前高速外围设备与微处理器的连接要求。缺点是南北桥芯片之间频繁数据交换必然使得PCI总线信息通路存在一定的拥挤，也使它们之间的信息交换受到一定的影响。

中心结构的芯片组主要由三个芯片组成：存储控制中心MCH、I/O控制中心ICH和固件中心FWH。MCH提供高速的AGP接口，动态显示管理、电源管理和内存管理。MCH与CPU总线相连，处理CPU与系统其他部件之间的数据交换。MCH和ICH之间不再使用PCI 总线相连，而是通过中心高速专用总线相连，使得MCH与ICH之间频繁的数据交换不会增加PCI的拥护度，也不会受PCI带宽的限制。

6、一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？

答：一个微机系统中通常有四级存储器，最高一级为CPU内部寄存器组，用于存放待使用的数据或运算的中间结果，设置一系列寄存器，可尽可能减少CPU直接从外部数的次数。寄存器组速度最高，但受芯片集成度容量不大；其次是高速缓冲存储器，它介于寄存器与内存之间，速度与CPU相匹配，它从内存中拷贝当前用得最我的程序或数据供CPU使用，较发解决速度和容量的匹配问题，降低了对内存的速度要求；第三级是内存储器，运行的程序和数据都放在其中，它可注重追求大容量，最低一级存储器是大量的外存，如磁带、软盘、硬盘、光盘等大量用作后备存储器和虚拟存储器场合。

7、指出下列指令的错误是什么？

（1）MOV BL,AX （2）MOV [BX],[BP+SI]

（3）MOV CS, AX （4）MOV DS,1000H

（5）MOV BX,[SI][DI]

答：

（1）类型属性不匹配（2）两操作数都是存储单元

（3）把CS用作目的操作数（4）立即数送段寄存器

（5）源操作数中两个均为变址寄存器

8、简述“最小模式”和“最大模式”系统的主要区别是什么？各有什么主要特点？

答：最小模式是指单机系统，即系统中只有8086/8088一个微处理器。在这种系统中，8086/8088CPU直接产生所有的总统控制信号。

最大模式系统中包含有两个或多个处理器，可构成多机系统，其中一个为主处理器8086/8088 CPU。其它处理器称为协处理器，它们是协助主处理器进行工作的。在最大模式系统中，系统所需控制信号由总线控制器8288提供。

两种模式的最主要区别体现在8086 CPU的部分管脚（24~31引脚）具有不同的功能。

9、8086系统中存储器的逻辑地址由哪两部分组成？物理地址由何器件生成？每个段的逻辑地址与寄存器之间有何对应关系？

答：8086系统中存储器的逻辑地址由段地址和段内偏移地址两部分组成；存储单元的物理地址由地址加法器生成；数据段的段地址在DS寄存器中，段内偏移地址可能在BX、BP、SI或DI寄存器中，代码段的段寄存器在CS寄存器中，段内偏移在IP寄存器中，堆栈段段地址在SS寄存器中，段内偏移在SP寄存器中，附加段地址在ES寄存器中，段内偏移在BX、BP、SI或DI寄存器中.

三、分析计算

1、在堆栈内，有效地址为2500H到2550H单元内依次存放10H、20H、30H、40H、50H、60H六个数，己知SP=2502H，执行POP BX指令后，有SP= ，

BX= 。

解：执行POP指令后，将栈顶的30H和40H先后出栈（低地址的30H放在低字节，高地址的40H放在高字节），并且SP加2，则SP=2504H，BX=4030H。

2、求执行MOV DL,0E5H

ADD DL,0A4H后

求CF=? OF=?AF=?PF=?SF=?ZF=?AX=?

解：1110 0101 + 1010 0100=11000 1001

cf=1 of=1 pf=0 zf=0 sf=0 ax=89H

3、有数据段定义如下：

DA TA SEGMENT

CON1 EQU 20H

S1 DB “IBM”, 0AH,0DH

S2 DW 10 DUP(0)

S3 DW 1234H,5678H

DA TA ENDS

上述数据段S1、S2、S3的偏移量是多少？S2+5字单元和S3+1字节的内容是多少？

解：由程序知CON1为伪指令，定义了常量标识符，不占内存空间。而且S1数据段中每个数据占一个字节，S2数据段中每个数据占2个字节，S3数据段中每个数据占4个字节。所以S1、S2、S3的偏移地址分别为0000H、0005H、0019H。

4、设有三个字单元BUF1、BUF2和BUF3，要求不使用ADD和ADC指令，实现将BUF1与BUF2相加存放于BUF3中，写出程序段。