第三章逻辑门
第3章_门电路-简洁版
VNH VOH (min) VIH (min) VNL VIL (max) VOL (max)
3.5.5其他类型的TTL门电路
一、其他逻辑功能的门电路 1. 与非门
A B由多发射极三极管实现 当A和B有一个为 0.2V时， VB1 0.9V , T5截止， T4 导通， VO VOH 1 当A和B同为高电平时， VB1 2.1V ,
输入电流计算： I IL：并联后与仅一个接地 时相同 I IH ：每个值相同，并联后 加倍
T4 截止， T2和T5导通， VO VOL 0
2. 或非门
3.与或非门
两个完全一样的输入电 路 因为 T2和T2 的输出并联 所以 A、B任何一个为1均使 T5导通， T4 截止 VO VOL 只有 A、B同为0，才有 T5截止， T4 导通 VO VOH 输入电流计算时， I IH 和I IL均加倍
一、MOS管的结构 金属层
半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
二、MOS管的基本开关电路
因为 ROFF 109 , RON 1K 只要 RON RD ROFF , 则：
当VI VIL VGS ( th) T截止 VO VOH VDD 当VI VIH VGS ( th) T导通 VO VOL 0 所以 MOS管D S间相当于一个受 VI 控制的开关。
第三章 门电路
3—1. 概 述
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
数字电路知识点总结(精华版)
数字电路知识点总结(精华版)数字电路知识点总结（精华版）第一章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与十六进制数的转换二、基本逻辑门电路第二章逻辑代数逻辑函数的表示方法有：真值表、函数表达式、卡诺图、逻辑图和波形图等。
一、逻辑代数的基本公式和常用公式1.常量与变量的关系A + 0 = A，A × 1 = AA + 1 = 1，A × 0 = 02.与普通代数相运算规律a。
交换律：A + B = B + A，A × B = B × Ab。
结合律：(A + B) + C = A + (B + C)，(A × B) × C = A ×(B × C)c。
分配律：A × (B + C) = A × B + A × C，A + B × C = (A + B) × (A + C)3.逻辑函数的特殊规律a。
同一律：A + A = Ab。
摩根定律：A + B = A × B，A × B = A + Bc。
关于否定的性质：A = A'二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量 A 的地方，都用一个函数 L 表示，则等式仍然成立，这个规则称为代入规则。
例如：A × B ⊕ C + A × B ⊕ C，可令 L = B ⊕ C，则上式变成 A × L + A × L = A ⊕ L = A ⊕ B ⊕ C。
三、逻辑函数的化简——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与或表达式。
1.合并项法利用 A + A' = 1 或 A × A' = 0，将二项合并为一项，合并时可消去一个变量。
数电第三章逻辑门(logic gatas)原版英文教材辅助课件
A
B
X
5. Logic expression
X=A+B
000 0 1 1 1 0 1 11 1
Boolean addition is the same as the OR function
4. Application example
Fig. 3-24
Intrusion detection and alarm system
The negation indicators
Distinctive shape symbols
The polarity indicators
Rectangular outline symbols
2. Truth table Inputs A 0 1 outputs X 1 0
3. Operation
A
X A ＆ B Distinctive shape symbol B
X
Rectangular outline symbol
3-5 The NOR Gate
1. The standard logic symbol 2. Logical Operation
3. Truth table
4. Pulsed Operation 5. Logic expression
Inputs A B 0 0 0 1 1 0 1 1 outputs X 0 0 0 1
Table 3-2 Truth table for a 2-input
AND gate
3. Pulsed Operation
A
B
Omission (P105,e.g. 3-3)
X
4. Logic expression
数字电路基础知识
第三章 数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路（何为门）在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
1.1.1 与门“与”运算是一种二元运算，它定义了两个变量A 和B 的一种函数关系。
用语句来描述它，这就是：当且仅当变量A 和B 都为1时，函数F 为1；或者可用另一种方式来描述它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为： F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为：有0出0，全1出1。
由此可推出其一般形式为：001A A A A A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。
每个与门有两个或两个以上的输入端和一个输出端，图2-2是两输入端与门的逻辑符号。
在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。
其它门电路中同样如此。
1.1.2 或门“或”运算是另一种二元运算，它定义了变量A 、B 与函数F 的另一种关系。
用语句来描述它，这就是：只要变量A 和B 中任何一个为1，则函数F 为1；或者说：当且仅当变量A 和B 均为0时，函数F 才为0。
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
3-逻辑门
3.1.2反相器真值表
• 当反相器的输入是高电平时，它的输出就是低电 平。当反相器的输入是低电平时，它的输出就是 高电平。 • 真值表中以电平和对应的位值给出了每个可能的 输入和与之对应的输出。这样的表称为真值表。
《数字电子技术》
输入 低（0） 高（1） 输出 高（1） 低（0）
3.1.3反相器运算
3.6.1异或门
• 对于异或门来说，如果输入A是低电平而输入B是 高电平，或者输入A是高电平而输入B是低电平， 那么输出X就是高电平；如果A和B都是高电平或 者都是低电平，那么输出X为低电平。
《数字电子技术》
• 异或门的真值表为：
输入 A 0 0 1 B 0 1 0 输出 X 0 1 1
X A B
《数字电子技术》
《数字电子技术》
3.4与非门
• 与非（NAND）是非-与（NOT-AND）的 缩写，意思是具有反码（反相）输出的与 函数。 • 2输入的与非门的标准逻辑符号和一个与门 在其后再加一个反相器的电路图等价。
《数字电子技术》
3.4.1与非门的运算
• 只有所有的输入都是高电平时，与非门才会输出 低电平。当任何一个输入为低电平时，输出就是 高电平。 • 2输入与非门真值表为：
3.2.5应用举例《数Leabharlann 电子技术》《数字电子技术》
3.3或门
• 或门的标准逻辑符号：
3.3.1或门的运算 • 当任意一个输入为高电平时，或门的输出 就是高电平。当且仅当所有的输入是低电 平时，输出才是低电平。
《数字电子技术》
3.3.2或门真值表
• 两个输入一个输出的或门真值表：
输入 A 0 0 1 1 B 0 1 0 1 输出 X 0 1 1 1
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
数字电子技术基础：第三章 逻辑门电路
逻辑符号
C
vI /vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
第三章集成逻辑门电路例题补充
第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。
解：设v BE =0V 时，三极管T 截止。
T 截止时，I B =0。
此时10)10(020I --=-v v I =2VT 临界饱和时，v CE =0.7V 。
此时V CC v Iv O+10V VV V 020011DD F ≈+=DDDD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F =mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BS B =----== v I =4.2V上述计算说明v I <2V 时，T 截止；v I >4.2V 时，T 饱和。
第三章 逻辑门电路
2、输入和输出的高低电压 、 （ 1 ） 输出高电平电压 VOH——在正逻辑体制中代表 在正逻辑体制中代表 逻辑“ 的输出电压 的输出电压。 的理论值为3 逻辑 “ 1”的输出电压 。 VOH 的理论值为 3.6V， ， 产品规定输出高电压的最小值V （ ） 产品规定输出高电压的最小值 OH（ min） =2.4V。 。
– – – – – 延迟时间td 上升时间tr r 存储时间ts 下降时间tf 开关时间：
• 开通时间ton= td + tr r • 关闭时间toff= ts + tf f • 要设法减小，提高BJT开关的运用速度
3.3 基本逻辑门电路
一、二极管与门和或门电路 1．与门电路 ．
+VCC （+5V） R 3kΩ D1 A D2 B L
L = A⋅ B ⋅C
3.6V A B C 0.3V 1V
1
Rc2 R b1 4kΩ 5V
3 3 1
R c4 130Ω
3 1
1.6kΩ
T 4 导通 2 D 导通 Vo
3
4.3V 截止
1
T 22
T1 饱和 R e2 1kΩ
3.6V
T 2 3 截止
3.4.5 TTL与非门的技术参数
• 1、传输特性
– 各种类型的TTL门电路，其传输特性大同小异。
开关 断开
VF-VD （a） vi
VF
VF ≈ RL
i
IF = RL
（b） 0
-VR
t1
t
i
IF
通常把二极管从正 向导通转为反向截止 所经过的转换过程称 为发向恢复过程。 ts 存储时间 tt 渡越时间 ts+tt 反向恢复时间 VR IR = RL
第3章逻辑门与组合逻辑1
A
A B
B
L H
F
L L
A
0 0
B
0 1
F
0 0
A
1 1
B
1 0
F
1 1
＆
F
L L
H
H 与门电路
L
H
L
H
1
1
0
1
0
1
0
0
1
0
1
0
用电平表示与 门的功能。 注意：不管 是正逻辑还是负 逻辑，电平关系 是一样的。
用正逻辑描述 与门的逻辑功能， 结果为与运算。
用负逻辑描 述“与门”的 逻辑功能。结 果为或运算。
栅极加高电平， 漏极与源极间导 通，D-S相当于接 通的开关
栅极加低电平， 漏极与源极间截 止，D-S相当于断 开的开关
PMOS管：
S G G 加低电平 D D
− − − − −
S
+ + + + +
VDD BP
VDD
加高电平 G
− −
S
+ +
VDD
截止 D
PMOS管的符号 G 栅极 S 源极 D 漏极 BN 衬底
结论：正逻辑下的与门 ，在负逻辑下却实现或逻辑运算。
照此分析，可得如下结论： • 正逻辑下的或门 ，在负逻辑下实现与运算； • 正逻辑下的非门 ，在负逻辑下仍然实现非运算。 为便于区分采用何种逻辑，在逻辑符号的输入端上加一个小圆圈表 示负逻辑下的门电路符号。 常用逻辑门的正逻辑和负逻辑符号如下： 正逻辑
A 1 F 50%
A
F
tPLH
50% tPHL
从输入波形上升沿的50％处，到输出波形下降沿的50％处之间的时间间 隔定义为前沿延迟tPLH，定义tPHL为类似的后沿延迟，则平均时延为：
第3章-逻辑门电路
3 逻辑门电路MOS 逻辑门电路3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（）计算扇出数74LS 系列驱动同类门时，输出为高电平的扇出数0.4200.02OH OH IH I mA N I mA=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA ===所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有0.4200.02OH OH IH I mA N I mA=== 8800.1OL OL IL I mA N I mA === 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题所示各MOSFET 管的T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。
N 沟道增强型MOS 管得开启电压V T 为正。
当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。
对于图题3.1.4（c ），GS V =0V ＜V T ，所以MOS 管处于截止状态。
第三章 逻辑门电路
第三章逻辑门电路[题3.1] 选择题1. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有。
A.TS L门B.O C门C.漏极开路门D.CM OS与非门4．三极管作为开关使用时，要提高开关速度，可。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5．T TL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。
A.悬空B.通过电阻 2.7kΩ接电源C.通过电阻 2.7kΩ接地D.通过电阻510Ω接地6．对于T T L与非门闲置输入端的处理，可以。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．C MO S数字集成电路与TT L数字集成电路相比突出的优点是。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽8．逻辑表达式Y=AB可以用实现。
A.正或门B.正非门C.正与门9．要使TTL与非门工作在转折区，可使输入端对地外接电阻R I。
A.＞R ONB.＜R OFFC.R OFF＜R I＜R OND.＞R OFF10．与CT4000系列相对应的国际通用标准型号为。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列[题3.2] 判断题（正确打√，错误的打×）1．TTL与非门的多余输入端可以接固定高电平。
（）2．当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）4．CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）5．CMOS或非门与TTL或非门的逻辑功能完全相同。
（）6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5. 与门、或门和同相缓冲器
由反相器、传输门、与非门、或非门可以组成 其他逻辑功能的门电路和更复杂的逻辑电路。
同相缓冲器不执行任何逻辑运算，用于集成电路芯片内 部电路与引出端之间的隔离。
为了使不同逻辑功能器件的所有输入端和输出端 具有统一的输入特性和输出特性，通常在集成电路芯 片的每个输入和输出端内部都接有标准参数的反相器。
工作时，要求输入信号在0VDD之间变化
3.2.2 CMOS与非门、或非门和异或门
1. 与非门
当A B 0时，T1和T2截止、T3和T4导通，Y 1 当A 0，B 1时，T2截止、T4导通，Y 1 当A 1，B 0时，T1截止、T3导通，Y 1 当A B 1时，T1和T2导通，T3和T4截止，Y 0
Y=
AB （EN=1 时） 高阻 （EN= 0 时）
三态与非门 （0 控制有效）
Y=
AB （EN=0 时） 高阻 （EN= 1 时）
三态门电路的应用
（1）、用三态门接成总线结构
强调：
1、任何时刻只有一个三态门 处于工作状态，其余三态门 处于高阻状态。
按一定顺序将信号分时 送到总线上传输。
2、从高阻态到高（低）电 平输出的转换时间略大于从 高（低）电平输出转换到高 阻态的时间。
第三章 逻辑门
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或 门）、三态门、OD门（OC门）和传输门的逻辑功能及 其应用。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS管的开关特性
1. N沟道增强型MOS管的开关状态
Y = (AB)’
2. 或非门
当A B 0时，T1和T2截止、T3和T4导通，Y 1 当A 0，B 1时，T1导通、T3截止，Y 0 当A 1，B 0时，T2导通、T4截止，Y 0 当A B 1时，T1和T2导通，T3和T4截止，Y 0
Y = (A+B)’
3. 异或门
当A
1 2
VDD时，VO
1 2
VDD
注：为了降低反相器的功率损耗，应避免输入信号长时间停留 在高、低电平之间。
2. CMOS传输门 也叫双向开关
开关状态由加在P和N的控制信号决定；P与N是一对互补信号 当P=0V，N=VDD时，两个MOS管均导通，A-B接通。 当P=VDD，N=0V时，两个MOS管均截止，A-B断开。
漏极开路输出的CMOS门电路的用途：接成总线结构 只要任何时候C1、C2、C3当中只有一个为1，就
可以在同一条总线上分时传送A’1 、A’2、 A’3信号。
小结
•掌握CMOS反相器、与非门、或非门、异或 门的逻辑功能。 •掌握CMOS传输门、三态门、OD门的逻辑 功能及其应用。
作业
P102 3.3、3.6
三态门电路的应用
（2）、用三态门实现数据双向传输
EN=0
G1高阻、G2工作
数据从总线经G2传输
EN=1 G2高阻、G1工作 数据经G1传输到总线
2. 漏极开路输出的门电路简称OD门
(a)工作时必须外接电源和电阻;
实现逻辑电平的变换：输出高电平等 于外接电源值
(b)与非逻辑不变；
(c) 可以实现线与功能。
6. 输入、输出端有反相器的或非门和与非门
3.2.3 三态输出和漏极开路输出的CMOS门电路
1. 三态输出的门电路
控制端也叫使能端
互补电路结构的CMOS门电 路是禁止输出端直接相连的。
“三态”：指输出为高 电平、低电平和高阻态。
EN 0时 ，Y A EN 1时 ，Y Z(高 阻)
低电平有效的三态非门
（将多个门电路的输出端相连完 成“与”的功能）
逻辑符号
Y=Y1Y2=(AB)’(CD)’
上拉电阻RP的计算方法
• 将n个OD门接成“线与”结构，并考虑存在负载电流IL 的情况下，电路如图所示：
为保证输出电压高于VOH，RP不能太大， VDD (nIOH IL )RP VOH
RP (VDD VOH ) (nIOH m' I IH ) RP(max)
S-D之间也构成一个受G控制的开关
3. N沟道耗尽型和P沟道耗尽型
耗尽型MOS管在VGS=0时就已经有导电沟道存在
夹断电压Vp：N沟道为负值、P沟道为正值。
3.2 CMOS门电路
3.2.1 CMOS反相器和传输门 1. CMOS反相器
(1) 电路结构
(2) 开关等效电路 设定：VDD=+5V，VIH=5V，VIL=0V，且VDD>|VTN|+|VTP|
逻辑符号：
常用三态门的图形符号和输出逻辑表达式
逻辑符号
A1
Y
EN EN
A1
Y
EN EN
A& B
Y
EN EN
A& B
Y
EN EN
名称
输出表达式
三态非门 （1 控制有效）
三态非门 （0 控制有效）
三态与非门 （1 控制有效）
Y = A （EN=1 时） 高阻 （EN=0 时）
Y=
A （EN= 0 时） 高阻 （EN= 1 时）
(3) 电压、电流传输特性
VI VTN时，VO VDD VOH
VI VDD VTP 时，VO VOL 0
VTN VI VDD VTP ，由于T1,T2同时导通, 所以VO介于高、 低电平之间。
特性曲线转折区中点对应的输入电压称为门电路的阈值电压VTH
若T1,T2参数完全对称，VTH
注意：m’表示负载门输入端个数
为保证流入 OD门的电流不超过允许的 低 电平输出电流最大值 IOL(max，) RP不能太小 IL (VDD VOL ) RP IOL(max)
RP (VDD VOL ) (IOL(max) mIIL ) RP(min)
注意：m表示负载门个数 RP的取值范围为：RP(min)RPRP(max)
1，B
0时
，TG
截
1
止
、TG
导
2
通
，Y
B
1
当A
0，B
1时
，TG
导
1
通
、TG
截
2
止
，Y
B
1
当A
B
0时
，TG
导
1
通
、TG
截
2
止
，Y
B
0
ቤተ መጻሕፍቲ ባይዱ当A
B
1时
，TG
截
1
止
、TG
导
2
通
，Y
B
0
Y = AB=AB’+A’B
4. 异或非门
当A 1，B 0时，TG2截止、TG1导通，Y B 0 当A 0，B 1时，TG2导通、TG1截止，Y B' 0 当A B 0时，TG2导通、TG1截止，Y B' 1 当A B 1时，TG2截止、TG1导通，Y B 1
•故当VVOIHL==0V时DD，。T1的VGS=0，T1截止；T2的VGS= -VDD，T2导通；
•当VIH=VDD时，T2的VGS=0，T2截止；T1的VGS=VDD，T1导 通；故VOL=0 。
无论输入是高电 平还是低电平，T1和 T2当中总有一个处于 导通状态而另一个处 于截止状态，因此称 这种电路结构叫互补 电路结构。
(1) VIL=0时，D-S间不导通，MOS管截止，ROFF>106Ω，相当 于开关断开
(2) 加上足够高的+VIH，且>VT, D-S间形成N型导电沟道，MOS
管导通， RON<1KΩ，相当于开关接通
开启电压为正值
D-S间相当于是一个受G控制的开关
2. P沟道增强型MOS管的开关状态 注意：开启电压为负值 (1) VIH=VDD时， VGS=0，S-D间不导通，MOS管截止 (2) VIL=0时，VGS=－VDD，且VDD>|VT|，S-D间形成P型导电沟 道，MOS管导通