哈工大智能仪器课程设计_简易数字示波器设计

LOGO
方案二
以单片机和可编程逻辑器件为核心，设计任务分解为信号 调理、触发信号产生、采集存储、数据融合处理等各模块
方案三
键盘 AT89S52单片机
前级信号 调理电路
显示
CPLD
行扫描 电路
输 入
数据采集 电路
存储器
列扫描 电路
X 模 拟 示 波 Y 器
方案三
按各电路功能分类 设计规范、合理 容易实现
——前级信号调理电路
单元电路设计（二）

单元电路设计（三）
存储器RAM选型： 1、存储容量/存储深度H：应大于一次扫描中的点 数，即20点/div*10div=200点。存储器容量应大 于200KB 2、RAM类型选择：使用双端口RAM（Dual Port RAM，DPRAM）作为存储器。DPRAM有两组相 互独立的数据、地址、控制线，可同时对RAM内 的存储单元进行读写操作而互不影响。使用 DPRAM可较好地解决数据的高速存取问题。 根据以上分析，选双端口静态存储器IDT7132， 存储容量2KB，访问速度高达35ns
单元电路设计（四）
行扫描电路
电压叠加
阶梯波
单元电路设计（四）
——行扫描电路
输入：CPLD累加器输出的数字阶梯波信号 输出：至模拟示波器水平扫描的模拟阶梯 波信号 核心是高速DAC AD7533。后级为电平叠 加电路，调节Rp可对锯齿波叠加不同直流 电压，实现波形的左右平移
单元电路设计（五）
Βιβλιοθήκη Baidu列扫描电路
CH1电压叠加
被测信号
CH2电压叠加
单元电路设计（五）
——列扫描电路
输入：DPRAM左侧数据通道输出的采样数 据 输出：模拟示波器Y通道的列扫描模拟信号 核心是高速DA转换器 DAC0800 可在程序控制下选择CH1或CH2输出 后级为电平叠加电路。分别调节RP3、RP4 实现CH1、CH2输出波形的上下平移
双踪示波
S1 AD RAM DA S2
双踪示波实现示意图
模拟开关S1控制两路输入信号的高速切换，对两通道信号 轮流实时采样，并将两路波形数据分别存储在示波器的奇 、偶地址位并分别送CH1、CH2显示通道输出，输出由高 速模拟开关S2控制 每个通道实际看到的都是断续波形
设计要求与技术指标（三）
LOGO
智能仪器课程设计
——简易数字示波器设计
概述
基于模拟示波器的数字存储示波器（Digital Storage Oscilloscope，DSO） 被测模拟信号经AD采集后存入RAM，再经DA转换后 送入模拟示波器
概述
数字存储示波器相对模拟示波器的优点…… 智能化：开机初始化、自动选择最优配置 丰富的触发类型（连续扫描与触发扫描） 丰富、先进的数据处理与波形显示功能 ……

设计要求与技术指标（四）

设计要求与技术指标（五）
水平分辨率：20点/div DSO水平方向每格扫描20个点
设计要求与技术指标（六）
量程自动调节 实现方法：软硬结合
设计要求与技术指标（六）
LOGO
多处理器方案
多处理器方案
三个位处理器+两个模拟通道 采集处理器：将来自双通道AD数据按触发 时间修正后存入波形存储器 波形翻译器：从波形存储器中取出按时间 采集的数据，并写入显示器 主处理器：协调控制各模块的功能 特点：多处理器各负其责、协同工作，示 波器性能较高；专用示波器设计方案
——存储与数据处理电路
单元电路设计（三）
——存储与数据处理电路
电路图见“存储电路”pdf IDT7132的右侧数据口I/OR7~I/OR0输入来自AD转换后的 信号，左侧数据口I/OL7~I/OL0将电压信号输出至列扫描 电路的DA转换器。DPRAM的两组地址线AR0~AR8 、 AL0~AL7由可编程逻辑器件CPLD控制。 输入电路：当sel=0（由P1.2控制），四路二选一MUX将 ARa0~ ARa8与DPRAM右侧地址线AR0~AR8相连， CPLD输出有效地址给DPRAM，ADC数据存入DPRAM中 ；当sel=1，MUX选ARb0~ ARb8，DPRAM右侧地址线高 阻，处于数据处理或锁存状态。 HADR0~HADR7：累加器，它的输出作为行扫描电路的 输入
软件设计
主要是单片机与CPLD 单片机：1）监控示波器的整个运行过程 2）一些简单的功能与设置：通道切换、单 双踪通道选择、自动量程转换、水平垂直 偏移、放大衰减倍率 CPLD：复杂的控制功能的实现 触发逻辑编写、控制DPRAM中数据的存入 与读出
评价
可较好地完成数字存储示波器的基本数据 采集、存储、显示功能，方案易实现 单片机须负责协调示波器的整个工作过程 ，负担较重 非标准设计方法，系统可扩展性不强 采用了较多的单元电路，误差较大
设计要求与技术指标
连续触发与单次触发
双踪示波
垂直、水平分辨率
带宽要求 量程自动调节
设计要求与技术指标（一）
连续触发与单次触发 连续触发：普通的触发扫描工作模式，满 足触发条件时连续存储显示 单次触发：满足触发条件时进行一次存储 与显示 通过对CPLD编写逻辑实现
设计要求与技术指标（二）
综合考虑设计需求与实现难度，决定采用 方案三
单元电路设计（一）
前级信号调理电路
通道选择 放大、衰减 反向比例电路
模拟开关
电平转换
单元电路设计（一）
输入 两路待测模拟信号 输出 调理后送至AD转换器的数字信号 选择双踪示波或单路示波功能——IC3 74F157（ 用单片机P1.3口实现切换） 信号放大，使输入AD的信号处于AD正确输入范 围之内——IC6，CD4051 选择不同的反馈电阻 IC7，LM356完成电平转换功能。因前级为反相比 例电路，且后级AD的参考电压Vref=2.5V，故 Uo=2.5-Ui IC1、IC2起隔离作用