数电实验简易计算器

北京邮电大学

数电综合实验报告

题目：简易计算器

学院：信息与通信工程学院班级：

学号：

班内序号：

姓名：

数字电路综合实验报告

简易计算器

一、实验课题及任务要求

设计并实现一个简易计算器。

基本要求：

1.利用4X4 小键盘作为输入，包括：数字键0-9，清除键，等号键及‘+’‘-’‘*’运算符

号键；

2.实现输入为99 以内自然数的加、减、乘运算；

3.能够实现多次连续计算（无优先级，从左到右计算结果），如：12+34×2-78=14；

4.最大结果为99999（五位），溢出报警；

5.用数码管显示输入的数字和结果，最左侧数码管用来表示数字的正负，其他五位数

码管表示结果；结果的绝对值大于99999时，数码管显示‘Error’。

提高要求：

1.实现输入为9999 以内自然数的加、减法；

2.除法运算，不能除尽时小数保留1 位有效数字；

3.能够区分运算优先级（先乘除，后加减），如：12+34×2-78=2 ；

4.自拟其他功能。

二、系统设计

2.1系统总体框图

2.2逻辑流程图

2.3MDS图

2.4分块说明

程序主要分为6个模块：分频器模块，键盘扫描模块，防抖模块，控制模块，数码管模块，报警模块。VHDL文件devider包括分频器模块，keyboard包括键盘扫描模块，datain 包括防抖模块，控制模块，数码管模块，报警模块。

1.分频器模块

系统时钟是50MHz，利用分频器得到25赫兹的时钟用于键盘扫描；100赫兹的时钟用于键盘去抖；1000赫兹的时钟用于数码管显示。

2.键盘扫描模块

本模块主要完成是4×4键盘扫描，然后获取其键值，并对其进行编码，从而进行按键的识别。

键盘扫描的实现过程如下：对于4×4键盘，连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可。为了完成这一识别过程，在时钟的上升沿输出列扫描信号其中一列输出低电平，另外三列输出高电平；在时钟的下降沿读入行值，当四行全为1时，表明无键按下；若某一列的行值为0，表示该行有键被按下。结合行值列值，即可确定按下的是哪个键。

3.防抖模块

设置信号flag和counter1,初始值为0。时钟周期为10ms,对输入键值进行时钟周期循环计数，当counter1每次累加到4时，flag加1。只有当flag是1时，才认为是有效值。因此，每次按键只进行一次赋值操作，避免了重复赋值。这很好的解决了按一次键，数码管却显示多位数的问题。

4.控制模块

控制模块完成数值的计算，对于不同的输入键值采取不同的处理方式。我在编程时把不同的情况分类，再考虑每一类的操作。通过精巧的代码，实现了区分算数优先级和不区分算数优先级的四位数的加减乘法。我设置信号flag,初始化为0，每次输入一个数字加1，flag 最大为3,使得最大输入4为数。

5.数码管模块

本实验采用六位七段共阴极数码管，通过选通6个位选管脚，向相应的IO口送低电平来点亮其中一位数码管。.

如下附上7段共阴极数码管真值表

6.报警模块

当报警程序被调用，蜂鸣器输出高电平进行报警，表示结果溢出。

三、仿真波形分析

在QUARTUS2中采用分模块仿真。

devider仿真

为了便于仿真，将分频系数改小。Clock是系统时钟，通过分频器得到三个不同频率的时钟--Clk_out,Clk1_out,Clk2_out。仿真波形表明功能正确。

keyboard仿真

在clock 的上升沿输出scansignal ,在clock 的下降沿读取kin,并得到键值。仿真波形表明功能正确。

antiwitter仿真

输入键值numin有抖动，但是输出键值numinput并未受到影响，且在键被按下期间只进行一次赋值，因此可以实现防抖功能。

display仿真

Op2是要显示的数，当其超过5位时，beep为1；随着cat的扫描，disnum显示error,所以可以溢出报警。其他数也可以正常显示。

Datain模块

Choice决定是否区分优先级，当choice为1时，不区分优先级，则仿真中的8-1×2=14；当choice为0时，区分优先级，则仿真中的8-1×2=6。由仿真波形可知功能正确。注意初始状

态设为0，在此我设置变量start,初始值为零，仅在仿真时有效。

四、源程序

-----------------------devider文件-------------------------

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY devider IS

PORT(

clk:IN STD_LOGIC;

clk_out:OUT STD_LOGIC

);

END;

ARCHITECTURE a OF devider IS

SIGNAL tmp : INTEGER RANGE 0 TO 9; --分频系数为2000000，得到25Hz的时钟SIGNAL clktmp:STD_LOGIC;

BEGIN

PROCESS(clk)

BEGIN

IF clk'event AND clk='1' THEN

IF tmp=999999 THEN

tmp<=0; clktmp<= NOT clktmp;

ELSE

tmp<=tmp+1;

END IF;

END IF;

END PROCESS;

clk_out<=clktmp;

END a;

-----------------------keyboard文件-------------------------

LIBRARY IEEE;

USE IEEE.Std_Logic_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY keyboard IS

PORT

(clock:in std_logic; --扫描时钟，频率为100Hz

kin:in std_logic_vector(0 to 3);--读入行码

scansignal:out std_logic_vector(0 to 3);--输出列码（扫描信号）

num:out integer range 0 to 16--输出键值，16表示无键按下

);

end;

ARCHITECTURE scan of keyboard IS