四路抢答器电路设计
四路抢答器电路组成及工作原理(含电路图)
电路组成及工作原理四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图1．抢答器电路原理：如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢答成功，通过四D触发器输出Q1=1，Q1’=0，而Q 2’=Q3’=Q4’=1,通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。
此时LED1发光并且蜂鸣器发出响声。
其他抢答按钮同理。
图2 抢答器部分电路图2.计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。
两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q1Q2接到一个二输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。
输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。
输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。
而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路3.555函数发生器：输出高电平时间：T1=(R1+R2)Cln2 输出低电平时间：T2=R2Cln2 振荡周期：T=(R1+2R2)Cln2图4 555函数发生器。
基于PLC控制的四路抢答器的设计
基于PLC控制的四路抢答器的设计一、引言抢答器是一种常见的教育设备，在课堂教学和知识竞赛中被广泛应用。
传统的抢答器通常是基于电路进行设计的，但是这种设计方式存在一些缺点，如电路复杂、布线不方便等。
基于PLC控制的抢答器能够解决这些问题，并具有更好的稳定性和可靠性。
本文将介绍基于PLC控制的四路抢答器的设计方案。
二、设计方案1.系统框图[插入系统框图的图片]2.抢答器按钮和指示灯每一个抢答器按钮和指示灯都由一个单独的PLC输入和输出模块控制。
当抢答器按钮按下时，对应的PLC输入模块会检测到信号，并发送给PLC。
PLC根据接收到的信号控制对应的PLC输出模块，点亮对应的指示灯。
3.PLC程序设计PLC程序设计是本设计方案的核心。
PLC程序主要包括以下几个部分：(1)输入检测：PLC程序会周期性地检测每个PLC输入模块的状态，判断是否有抢答器按钮按下。
(2)优先级判断：如果有多个抢答器按钮同时按下，PLC程序会根据预设的优先级判断规则选择一个抢答器。
(3)按钮控制：当PLC程序确定了一个抢答器之后，它会控制对应的PLC输出模块点亮指示灯，并且发送信号到其他AB型PLC输出模块，关闭其他抢答器的指示灯。
(4)时间控制：PLC程序还需要控制每个抢答器的抢答时间。
当一个抢答器的按钮按下时，PLC会启动一个定时器，经过设定的时间后，定时器会触发一个中断，关闭抢答器的指示灯，并将抢答器的状态恢复为可抢答状态。
(5)抢答器状态管理：PLC程序需要记录每个抢答器的状态，包括是否可抢答、是否已被抢答等。
4.抢答器面板设计抢答器面板应该设计简洁、美观，并且易于操作。
面板上应包括四个抢答器按钮和对应的指示灯。
每个按钮下方应标注按钮的编号。
指示灯应使用明亮的颜色，以便于学生和教师观察和识别。
三、总结基于PLC控制的四路抢答器设计方案能够有效解决传统抢答器设计中存在的问题，并且具有更好的稳定性和可靠性。
通过PLC程序的设计，抢答器的操作和控制变得更加灵活和方便。
四人智力抢答器电路
四人智力抢答电路一、设计任务与要求1.设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器鸣响。
选手抢答时，数码显示选手组号，同时蜂鸣器鸣响，倒计时停止。
2.设计要求（1）4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
抢答器具有定时抢答的功能。
（4）当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响。
参赛选手在设定时间（10秒）内抢答有效，抢答成功，扬声器响，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、总体方案1.工作原理：本电路图是用D触发器和与非门组成的，555电路提供CP脉冲，主要提供给倒计时的脉冲。
1,2,3,4按钮为抢答者按钮，Space按钮为主持人复位按钮。
当没有人抢答时，按钮1,2,3,4均为高电平，这时芯片虽然有连续脉冲输入,但74LS373的输出端Q1-Q4均为1，发光二极管不亮，蜂鸣器输入端为高电平，所以发声。
当有人抢答时，例如1键被按下时，在CP脉冲作用下，Q1立即变为0，发光二极管被点亮，同时蜂鸣器发声，在经反向后，控制脉冲不能再作用到触发器，即使其他抢答者按下按钮也将不起作用。
倒计时结束时，在没人回答的情况下，74LS192芯片通过反馈给蜂鸣器，蜂鸣器再次发声。
四路抢答器电路设计(1)
四路抢答器电路设计(1)
四路抢答器电路设计是一种常见的电子控制应用，它可以实现抢答器功能，从而帮助
人们更有效地进行学习和比赛等活动。
但是，要想实现有效的四路抢答器电路设计，就必
须遵循一定的设计原则及技巧。
一般来说，四路抢答器电路的设计主要分为四个步骤：（1）定义抢答器的功能需求，根据这些需求来制定合理的抢答方案；（2）确定抢答器的实施方式，确定系统的总体框架；（3）选择和安装负责实现抢答功能的芯片，制定电路图；（4）编写仪器代码，检查
电路和程序，使抢答系统能够正常运行。
在确定抢答方案时，应考虑抢答器的抢答题目数量、抢答按键数量、流水灯指示方式、显示的抢答结果等，以确定抢答器的功能性及实用性。
在选用和安装芯片时，一般采用控制器芯片、外部存储器、输入输出处理器等，以及
与之相配套的显示器、键盘等外部电子器件，组成抢答器电路。
编写仪器代码是抢答器电路设计中一个重要环节，一般采用经典的工控专用语言和上
位机软件对芯片进行编程，从而实现程序控制并连接外围电子元件，使抢答器正常工作。
在检查电路和程序时，应反复测试电路与芯片的功能及性能，测试抢答按键的动作时
间及响应时间，及时调节抢答系统的参数，确保抢答系统的准确，可靠性和可用性。
以上是四路抢答器电路设计的基本流程，要想实现有效的四路抢答器电路设计，就必
须正确地理解、熟悉各种技巧，并在此基础上做出有效的设计。
只有在这样的前提下，才
能得到功能强大、操作简单、稳定性高的四路抢答器电路设计。
四路抢答器电路组成及工作原理(含电路图)
电路组成及工作原理四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图1．抢答器电路原理：如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢答成功，通过四D触发器输出Q1=1，Q1’=0，而Q 2’=Q3’=Q4’=1,通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。
此时LED1发光并且蜂鸣器发出响声。
其他抢答按钮同理。
图2 抢答器部分电路图2.计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。
两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q1Q2接到一个二输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。
输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。
输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。
而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路3.555函数发生器：输出高电平时间：T1=(R1+R2)Cln2输出低电平时间：T2=R2Cln2振荡周期：T=(R1+2R2)Cln2图4 555函数发生器。
四路抢答器设计
一.四路抢答器设计1.1计任务和要求1.设计4路抢答器控制系统。
4路抢答时，抢答按钮依次为SB1、SB2、SB3、SB4，控制要求：任何一人按下对应的抢答按钮，其所对应的输出指示灯亮，且其余3路抢答按钮均失效；答题完毕后，主持人按复位按钮SB5，控制系统回到初始状态。
1.11方案选择.1.抢答器的组成框其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时显示器显示设定时间；主持人将开关置“开始”状态，宣布"开始"，抢答器处于工作状态，定时器倒计时，扬声器给出声响提示。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。
当选手在定时时间内抢答时，抢答器完成要完成以下四项工作：1）优先编码电路立即分辨出抢答者的编号，并由所存器进行所存，然后由译码显示电路显示编号；2）扬声器发出短暂声响，提醒节目主持人注意；3）控制电路要对输入编码电路进行封锁，避免其它选手再次进行抢答；4）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。
当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
1.2元件选择及明细表1 73LS373 八D锁存器2 74LS148 优先编码器3 74LS48 七段译码显示器34 / 共阴极七段数码显示管5 74LS192 十进制可逆计数器6 NE555 555计时器7 74LS121 非重复触发单稳态触发器8 74LS04 非门9 74LS86 二输入异或门10 74LS11 三输入与门11 9013 三极管12 R1 510Ω13 R2 1KΩ与发光二极管相连14 R4 15KΩ 2 连接NE555的7脚与8脚15 R5 64KΩ 2 连接NE555的6脚与7脚16 R6 68KΩ 1 连接74LS121的11脚与VCC 17 C1 0.01uF 3 连接NE555的5脚与地18 C2 10uF 2 接NE555的6脚与地19 C3 100uF 1 用于扬声器电路20 D1 发光二极管 1 提示秒脉冲21 S0～S7 弹片开关 4 供选手抢答22 S8 单刀双掷开关/ 蜂鸣器三.主电路设计二控制电路2.1工作原理:首先是各个选手分别对应的按钮编号是S0、S1、S2、S3、S4、S5、S6、S7，抢答后显示器上显示的分别是0、1、2、3、4、5、6、7。
4路抢答器数字电路课程设计
4路抢答器数字电路课程设计课题名称：数显抢答器的设计数字电子课程设计任务书设计题目：数显抢答器的设计1.参加抢答的组数为四组。
2.判别选组电路需要能够迅速准确地判定抢答者，同时能够排除其他组的干扰信号，闭锁其他各路输入。
3.对于优先抢答者，需要有音响提示和数字显示。
任务设计要求：1.调研、查找并收集相关资料。
2.进行总体设计，并画出框图。
3.进行单元电路设计。
4.绘制电器原理图。
5.列写元器件明细表。
6.撰写设计说明书，字数约2500字左右。
7.参考资料目录。
参考资料：XXX主编电子技术基础，高等教育出版社。
XXX主编数字电子技术基础，高等教育出版社。
XXX等编著电子设计技术，XXX。
XXX主编电工实教程，机械工业出版社。
教研室主任签字：年月日目录：1.抢答器电路设计1.1 设计任务和要求1.2 方案比较2.硬件设计2.1 抢答电路2.2 定时电路本文介绍了一个单元电路设计的系统总体方案及硬件设计，包括报警电路和时序控制电路。
在软件设计方面，本文还进行了详细的介绍。
最后，结合本次课程设计的体会，提出了一些改进方案。
在单元电路设计方面，本文详细介绍了报警电路和时序控制电路的设计。
报警电路主要用于监测系统中的异常情况并发出警报，而时序控制电路则用于控制系统中各个部分的时序。
在设计过程中，我们充分考虑了电路的稳定性和可靠性，并进行了多次实验验证。
在系统总体方案及硬件设计方面，本文提出了一个基于嵌入式系统的设计方案。
该方案采用了多种传感器来实现对系统的监测和控制，并通过单片机来实现数据的处理和控制。
同时，我们还进行了硬件电路的设计和搭建，确保系统的正常运行。
在软件设计方面，本文详细介绍了系统的软件设计流程和实现方法。
我们采用了C语言进行程序编写，并通过仿真和调试确保程序的正确性和稳定性。
同时，我们还实现了一些额外的功能，如数据存储和远程控制等。
在课程设计体会中，我们总结了本次设计中的经验教训，并提出了一些改进方案。
四路抢答器的设计和制作
HANDS ON PROJECTS
作者 广西水利电力职业技术学院
韦穗林
四路抢答器的设计和制作
一、电路设计
1.设计要求
用 组 合 逻 辑 器 件 CD4511 构 成 四 路 抢 答 器。
CD4511 实现优先抢答的锁存、译码输出驱动 LED
数码管显示先抢答者的号码，同时四路抢答器发出
响声 ；主持人通过“复位”按钮清除 LED 数码管
D
C
B
A
d
c
b
a
0
0
0
0
0
X
X
X
0
0
0
1
0
0
0
1
0பைடு நூலகம்
0
1
0
0
0
1
0
0
1
0
0
0
0
1
1
1
0
0
0
0
1
0
0
备注
无人抢答，BI ＝ 0，LED 不亮 A 抢答，显示 1 B 抢答，显示 2 C 抢答，显示 3 D 抢答，显示 4
用卡诺图化简输出 a、b、c、d 与输入 A、B、C、 D 的逻辑函数表达式为 ：
a=A+C，b=B+C，c=D，d=0 根据化简后逻辑函数表达式，用二极管 D1 和 D2 分别实现 a=A+C 和 b=B+C。 用 CMOS 的 集 成 或 非 门 CD4001 构 成 RS 触发器。其①脚为 S 输入端，⑥脚为 R 输入 端。用二极管 D3、D4、 D5、D6 和电阻 R5 组 成 4 输入或门电路，实 现 S=A+B+C+D。用集 成 555 定时器构成多谐 振荡器。采用蜂鸣器作 为 发 音 器 件。CD4511 译码输出经 220~330Ω
数字电路课程设计—四路抢答器
数字逻辑课程设计报告——数字抢答器学院名称：通信与信息工程工程学院学生姓名：专业名称：信息工程班级：信息工程实习时间：2012年6月18 日——2012年6月29 日课程设计报告一．课程设计题目：四路数字抢答器二．任务和要求：设计一个数字式抢答器，具体要求如下：1．要求至少控制四人抢答，允许抢答时间为10秒，输入抢答信号实在“抢答开始”命令后的规定时间内，显示抢先抢答者的序号，绿灯亮。
2．在“抢答开始”命令前抢答者，显示违规抢答者的序号；红灯亮。
3．选做：在“抢答开始”命令发出后，超过规定的时间无人抢答，显示无用字符（可自行确定）。
4．选做：不仅能显示抢答者的序号并且能显示抢答次序。
三．总体方案的选择方案一：其工作原理为：接通电源后，主持人将开关拨接地，抢答器处于禁止状态，组号显示器显示“0”，定时器显示时间(0秒)；若有队员在此时抢答，则表示犯规，违规报警电路的红灯亮，并显示其组号；由于锁存电路的原因，只记录下第一组的组号。
在主持人读完题目后，将开关接上电源，宣布"开始"抢答，定时器开始计时，选手在10秒内抢答时，抢答器完成：优先判断、编号锁存、编号显示、绿灯提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示经过的时间。
如果再次抢答必须由主持人再次操作“清零”和“开始”状态开关。
方案二：方案二与方案一的原理大致相同，区别在于方案二是“先锁后编”，后者是“先编后锁”：方案一的实现要用148优先编码器，实IN管脚的控制却比较复杂，还要设法控制75的使能端；方际中其7案二则直接将抢答信号作为75锁存器的输入信号，再使用或非门来实现编码，且其只受锁存电路的控制，所以只需控制好75 的使能端即可。
故采用方案二。
四．单元电路的设计1.脉冲电路：由555电路提供CP脉冲信号2.抢答锁存电路：在这一部分，最主要的是锁存电路，锁存电路主要由7475来实现，当74LS75的4，13号管角的信号为“0”时，它将保持原来的状态：74LS75真值表：D C Q1 1 174LS75的管脚图为：7475功能表E2-3D2D3D0Vcc当有一组队员按下开关后（高电平有效），Q1,Q2,Q3,Q4中有一个信号为1，则它们四个通过与非门后的信号为1，在通过非门后，它变为0，接入G12,G34,7475实现锁存功能，保持状态不变。
四路抢答器电路的设计与制作
电子学课程设计报告题目：四路抢答器电路的设计与制作目录1．课程设计的性质、目的和任务.................................................................................... - 2 -2．设计课题要求................................................................................................................ - 3 -2.1课程设计基本要求............................................................................................... - 3 -2.2四路抢答器设计与制作........................................................................................ - 3 -2.2.1设计要求................................................................................................... - 3 -3．设计的内容、电路原理和详细的设计过程................................................................ - 3 -3.1总设计思路............................................................................................................ - 3 -3.2各模块设计............................................................................................................ - 3 -3.2.1抢答互锁模块............................................................................................. - 3 -3.2.1.1设计内容.......................................................................................... - 3 -3.2.1.2生成模块与仿真波形...................................................................... - 4 -3.2.2计时模块..................................................................................................... - 5 -3.2.2.1设计内容.......................................................................................... - 5 -3.2.2.2生成模块与仿真波形...................................................................... - 6 -3.2.3蜂鸣器模块................................................................................................. - 6 -3.2.3.1设计内容.......................................................................................... - 6 -3.2.3.2生成模块.......................................................................................... - 6 -3.2.4加减分模块................................................................................................. - 7 -3.2.4.1设计内容.......................................................................................... - 7 -3.2.4.2生成模块与仿真波形...................................................................... - 9 -3.2.4.3加减分控制模块.............................................................................. - 9 -3.2.4.4加减分控制生成模块.................................................................... - 10 -3.2.5显示模块................................................................................................... - 11 -3.2.5.1设计内容........................................................................................ - 11 -3.2.5.2生成模块与仿真波形.................................................................... - 12 -3.2.5.3转换模块........................................................................................ - 12 -3.2.5.4转换模块生成模块........................................................................ - 13 -3.2.6防抖模块................................................................................................... - 13 -3.2.6.1设计内容........................................................................................ - 13 -3.2.6.2生成模块........................................................................................ - 14 -4．总设计图...................................................................................................................... - 16 - 5．调试中遇到的问题及解决的方法.............................................................................. - 17 - 6．体会、感想.................................................................................................................. - 17 - 7．参考文献...................................................................................................................... - 17 -1．课程设计的性质、目的和任务创新精神和实践能力二者之中，实践能力是基础和根本。
四路抢答器设计报告
电子课程设计题目：抢答器电路设计系别：电气与电子工程系专业：自动化姓名：学号：指导教师：奥特曼河南城建学院2011年6月19日一、设计目的1、学习数字电路中的优先编码器、锁存器 、多谐振荡器、译码器、数据显示管 的综合应用。
2、熟悉抢答器的工作原理3、了解数字系统设计，调试及故障排除方法。
二、设计要求1、四组参赛者进行抢答，当抢答组按下抢答按钮时，抢答器能准确的判断 出抢答者。
2、抢答器应具有互锁功能，及某组抢答后能自动封锁其他各组进行抢答。
3、抢答器应具有限时功能，及限制抢答时间、答题时间等，要求显示时间 数据。
4、系统具有一个总的复位开关。
三、电路的总体结构 1，方案比较 一， 方案一1、电路的总体原理框图抢答电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。
该电路主要完定时电路译码器电路显示电路秒脉冲产生电路优先编码器电路控制电路抢答按钮锁存器主持人控制开关译码器显示电路成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
定时电路原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。
具体电路如图所示。
一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，同时以后选手抢答无效。
结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。
二，方案二抢答电路：使用74ls175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD 码输入共阴数码管里显示出抢答者的编号。
四路抢答器实验设计
-课程设计说明书-石油化工学院课程设计任务书一、设计题目四路抢答器二、主要容及要求（1）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（2）电路具有定时功能。
要求回答问题的时间≤30秒（显示为29~00），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
（3）具有计分功能。
每组参赛者起始分为100分，抢答后由主持人计分，答对1次加10分，否则减去10分（4）在复位状态下台号数码管不作任何显示（灭灯）。
提高要求：（5）答题时间还剩5s时，每秒发出提示声音。
三、进度安排1、掌握multisim仿真器软件的使用（5月25号）。
2、去图书馆和网上查找需要的资料，并整理好。
（5月26日）。
3、对课程设计的要求进行理解，初步设计。
（5月27日）。
4、整体设计开始，并逐步改进和调试。
（5月29日）5、完成设计并写课程设计说明书。
（5月30日）6、课题答辩（6月20日）四、总评成绩指导教师学生签名抢答器电路设计一、设计任务与要求1．可容纳四组参赛的数字式抢答器；2．当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号；3．电路具有定时功能。
要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示；4．具有计分功能。
要求能设定初始分值，能进行加减分5．在复位状态下台号数码管不作任何显示（灭灯）二、方案设计与论证如图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”，抢答器工作。
定时器倒计时，选手在定时时间抢答时，抢答器完成优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
EDA四路电子抢答器设计报告1
《EDA技术应用》课程设计报告专业: 通信工程班级: 09301**: **指导教师:2013年5 月22 日目录一、设计任务 (1)二、设计方案 (2)三、设计内容及程序 (2)（一）抢答鉴别及锁存模块 (3)（二）计分模块 (4)（三）计时模块 (6)（四）译码显示模块 (8)（五）分频模块 (9)（六）抢答器的顶层原理图设计 (10)四、总结 (11)五、心得与体会 (11)六、参考文献 (12)一、设计任务进一步掌握QUARTUSⅡ软件的使用方法；（1）会使用VHDL语言设计小型数字电路系统；（2）掌握应用QUARTUSⅡ软件设计电路的流程；（3）掌握电子抢答器的设计方法。
（二）设计要求（1）设计一个可以容纳四组参赛队进行比赛的电子抢答器。
（2）具有第一抢答信号的鉴别和锁存功能。
在主持人发出抢答指令后, 若有参赛者按抢答器按钮, 则该组指示灯亮, 显示器显示出抢答者的组别。
同时, 电路处于自锁存状态, 使其他组的抢答器按钮不起作用。
（3）具有计时功能。
在初始状态时, 主持人可以设置答题时间的初始值。
在主持人对抢答组别进行确认, 并给出倒计时记数开始信号以后, 抢答者开始回答问题。
此时, 显示器从初始值开始倒计时, 计到0时停止计数, 同时扬声器发出超时警报信号。
若参赛者在规定的时间内回答完问题, 主持人可以给出计时停止信号, 以免扬声器鸣叫。
（4）具有计分功能。
在初始状态时, 主持人可以给每组设置初始分值。
每组抢答完毕后, 由主持人打分, 答对一次加10分, 答错一次减1分。
（5）具有犯规设置电路。
对提前抢答者和超时抢答者, 给予鸣喇叭警示, 并显示规范组别。
二、设计方案系统的输入信号有: 各组的抢答按钮A.B.C.D, 系统允许抢答信号STA, 系统清零信号CLR, 系统时钟信号CLK, 计分复位端CLR, 加分按钮端ADD, 计时使能端EN；系统的输出信号有: 四个组抢答成功与否的指示灯控制信号输出口可用如LED_A.LED_B.LED_C.LED_D表示, 四个组抢答时的计时数码显示控制信号若干, 抢答成功组别显示的控制信号若干, 各组计分动态显示的控制信号若干。
数字电路课程设计四路抢答器
数字电路课程设计——四路抢答器专业：班级：姓名：学号：组员：指导教师：数字电子技术课设——四路抢答器一、设计题目四路竞赛抢答器二、设计目标1、掌握四路竞赛抢答器电路的设计、组装与调试方法。
熟悉数字集成电路的设计和使用方法。
2、三、设计任务1、抢答器参赛者分为4组，每组序号分别为1、2、3、4，按键SB0~SB3分别对应4个组，抢答者按动本组按键，组号立即在LED显示器上显示，同时封锁其他组的按键信号。
系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。
2、3若有选手按动抢、抢答器具有数据锁存和显示的功能。
抢答开始后，LED答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号（，同时扬声器给出音响提示，封锁输入编码电路，禁止其他显示）选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
4抢答器具有定时（30秒）抢答的功能。
当主持人按下开始按钮后，、秒的时候，定时器开始计时，显示时间，若无人抢答，计时到30秒内有人抢答，若参赛选手在30扬声器发出声响，声响持续1秒。
灯亮，并保持到主持人将系统清零为止。
扬声器响，同时LED5定时器和一定数值的电阻和电容产生频率为可用5551KHz的脉冲，、CLK信号。
再经分频器输出秒脉冲作为定时器的CLK作为触发器的信号。
四、进度安排五、设计方案1、所需电路元器件：74LS74×2555定时器×15×74LS160．74LS20×174LS00×274LS04×12、各芯片的引脚图及功能表74LS74引脚图及其功能真值表555定时器的引脚排列图74LS160引脚图管脚图74LS160的功能真值表引脚图及其功能真值表74LS2074LS00引脚图及其功能真值表74LS04引脚图及其功能真值表六、各部分电路设计原理1、判别电路：需要74LS74两个芯片，74LS20,74LS00,74LS04各一个，开关5个K1,K2,K3,K4,K5，1KHZ的脉冲，指示灯等，按照总体设计电路图（见七、总体电路分析设计四路及过程）连接，首先使每个芯片都正常工作，在第一个D触发器中，2接K1,12接K2，5和9分别接指示灯，6、8接到四输入的非门上，第二个D触发器中，2接K3，12接K4，5和9分别接指示灯，6、8也接到四输入的非门上，而两个D触发器中的1和13共四个口分别连在一起接开关，然后L1都连在一起，接出一根红线11和3触发器中D，两个K5．在将74LS20的输出端接在74LS04的输入端，其中的输出端接74LS00输入一端，另一个输入端接1KHZ的脉冲，它的输出正好接在红线L1上，此时完成了抢答器。
四路抢答器设计精品
四路抢答器设计报告一.设计要求(1)可容纳四组参赛的数字式抢答器。
(2)电路具有第一抢答信号的鉴别与保持功能。
(3抢答优先者声光提示。
二.设计的作用与目的作用是能够完成抢答功能。
目的是让学生熟练掌握课本上所学的内容在具体实践中的应用，以及对题目的理解分析能力，了解单片机等器件的原理及应用范围<三.设计的具体实现1.系统概述本系统的设计思路是通过四个按键来当作选手的开关按键，某一个按键按下时，由单片机来控制并输出，再由锁存器锁存，延迟一段时间，在数码管上显示相应的数字。
该系统有抢答模块，控制模块，显示模块三部分组成。
抢答模块由五个开关按键组成，控制模块由AT89C51单片机组成，显示模块由8段数码管锁存器组成。
工作过程如下：某一个按键按下时，由单片机里的程序来控制，锁存器锁存第一个抢答信号并保持一段时间，在数码管上显示选手编号，进而来判断是哪位选手抢答成功。
系统流程图：2.单元电路设计、仿真与分析抢答模块的选择四路抢答器应该有四个抢答按键和一个清零按键组成，这些按键对应单片机的四个P1端口。
控制模块的选择用AT89C51单片机作系统控制器，它体积小，成本低，软件编程灵活，可以实现多种功能。
显示模块的选择用74LS373数据锁存器来锁存抢答信号，8段数码管显示选手的编号。
373为三态输出的八D透明锁存器，共有373的输出端00~07可直接与总线相连.当三态允许控制端0E为低电平时，00~07为正常逻辑状态，可用来驱动负载或总线。
当0E为高电平时，00~07呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端LE为高电平时，0随数据D而变。
当LE为低电平时，0被锁存在已建立的数据电平。
当LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。
引出端符号:D0〜D7数据输入端:0E三态允许控制端（低电平有效）:LE锁存允许端00~07输出端实验电路图如下程序如下：#in elude <reg51.h>unsigned char tab[]={0x3f,0x60,0x5b,0x4f,0x66,0x6d};sbit k1=P1A0; sbit k2=PMl ； sbit k3=P1A2; sbit k4=P1A3; sbit k5=P1A4;void mai n() { P0=0x3f; if(k1==0) {P0=0x06;}ci;5CTAL1IXTAOALETJ1□.1=J.45-R .TPOD'AmPO.IfADI POMpia^AtHFEL4/JM4 POSfAK PQIJ9MIIH FO.7/AC? PZJ^J «PZJflB PS^AfSF23W11II FZ.^AEpzsma P27fift15pjjnxBpi-aTTH P33WTTP3.<maP3imFJ.6W FITiWS 473S S | "35 13 ' ~~ ~T+ ~ H3I Z1T laF~\z ~nr -n?-Fif(k2==0){P0=0x5b;} if(k3==0) {P0=0x4f;} if(k4==0) {P0=0x66;} if(k5==0) {P0=0x3f;}}仿真图如下:C3 ■HIP-wr3・.'-7T[E I^XTALIXTAIZ阳IVXEO FQ.1/AB1I FD^AIUZ 阳*EO阳拆憶皓 PDJ9ADSRST PM 执MPZafiS PAH 海FSaAltALE F3.WA1EF^i'AQ FSjffl'AUFZ.7A1& p 1 fj■FFV.M p i iPIPITp?i 去 IMiD p 1 Jipq iTBTT p 1 4■耳sn F1SFjsmF1J5IF1J旧了河T实物图如下:f ..AnF - Q□Kri P ,3■ 1S'ITTJTTPCB版图如下:3.电路的安装与调试在安装与调试过程中由于经验不足，在焊接的时候，焊点比较大，不美观，或者把两个点不小心焊在一起，造成短路：还有就是虚焊，并没有焊接起来，使得电路不能调试出来，达不到实验结果；再有就是电烙铁温度高，一些元器件的耐热性能不好，因而被烧坏；在实验过程中，要非常小心的焊接，如果虚焊的话，则用发光二极管来测试，找出虚焊的地方，然后重新焊接起来。
4路智力抢答器及原理电路图
4路智力抢答器及原理电路图1(设计目的当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。
比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。
在数字电路设计的过程中具体的目的如下:1)巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能力。
2)培养根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力，并掌握抢答器的基本原理，掌握4D锁存器、计数器、555定时器的工作原理和使用方法。
3)通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。
4)学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行数字电子电路实验的基本技能，学会使用Multisim仿真软件。
2(设计要求及方案论证2(1设计要求(1)四组参赛者在进行抢答时(用4组彩灯代表)，当抢先者按下面前的按钮时，抢答器能准确地判断出抢先者，并以声、光为标志。
要求声响、光亮时间为9秒后自动熄灭。
(2)抢答器应具有互锁功能，某组抢答后能自动封锁其他各组进行抢答。
(3)抢答器应具有限时(抢答时间、回答问题时间)的功能。
限时档次分别为30秒、60秒、90秒;时间到时应发出声响。
同时，时间数据要用数码管显示出来。
(4)抢答者犯规或违章时，应自动发出警告信号，以提示灯光闪为标志。
(5)系统应具有一个总复位开关。
12(2方案论证方案一，用优先编码器74LS148和74LS279锁存器实现抢答和锁存功能，用加法器74LS160实现计数功能，但此方案电路繁琐复杂，不做选用。
方案二，用4D触发器74LS175实现抢答并锁存功能，用计数器74LS192实现定时功能，此方案电路相对简单，并且74LS192可以实现减数倒计时功能，所以选用方案二。
四路智能抢答器电路
题目：四路智能抢答器电路班级：姓名：学号：小组成员:日期：2010-12-26目录一、设计目的 (3)二、设计要求 (3)三、方案论证与比较 (4)四、设计原理 (5)五、硬件制作与调试 (6)六、设计小结 (7)七、参考书目 (8)一、设计目的1、通过课程设计，对数字逻辑的基本内容有进一步的了解，特别是时序逻辑电路的设计。
能把所学到的数字逻辑理论知识进行实践，操作。
2、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。
3、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。
这样才能在分析电路有良好的思路，便于找出错的原因。
二、设计要求设计一个4路智能抢答器，具体设计要求如下：1、抢答器同时供4名选手，分别用4个按钮S1～S4表示。
2、设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3、抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时二极管发出红灯提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如25秒）。
当主持人启动“开始”键后，定时器进行减计时。
5、选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6、如果定时时间已到，无人抢答，本次抢答无效，系统报警灯并禁止抢答，定时显示器上显示00。
7、抢答器具有暂停功能，当暂停时选手禁止抢答。
三、方案论证与比较设计的方案有以下几种：1、电路选用优先编码器74LS148 、锁存器74LS373 和74LS48译码器来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键，其按键操作无效。
再由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74ls47译码器和2个7段数码管即相关电路组成。
课程设计-四路抢答器
任务书 (3)前言 (4)一、设计目的 (4)二.电路原理及设计 (4)1.设计思路 (4)2.系统框图 (4)三.单元电路设计及元器件选择........................................................................................5 5（1）抢答电路...................................................................................................................5（2）计分电路...................................................................................................................6（3）倒计时电路..............................................................................................................7（4）脉冲电路...................................................................................................................四.总电路.............................................................................................................................7五、测试结果 (8)六、设计过程中的问题和解决办法 (8)七.心得体会 (9)八.元件列表 (9)九.参考文献 (10)《电子技术课程设计》任务书1．课程设计的内容和要求（包括原始数据、技术要求、工作要求等）：1.2、设计要求(1)6名选手编号为：1，2，3，4，5，6。
四路优先简易抢答器设计
四路优先简易抢答器设计1．设计目的（1）掌握用门电路和计数显示芯片完成四路抢答器的设计方法。
（2）对设计的数字电路进行仿真和调试。
2．设计任务四路优先简易抢答器，是通过逻辑电路判断哪一个预定状态优先发生的一个装置，具体要求如下：（1）4个S1、S2、S3、S4为抢答输入开关，一个控制开关S5，LED数码管为抢答成功显示。
（2）在按下控制开关S5时，再按下S1、S2、S3、S4是处于无效的状态；以及在无人按下抢答开关时的状态，这两种情况下LED数码管显示均为字符“5”。
（3）开关S1、S2、S3、S4中有一个按下时，对应LED数码管显示出相应的数字“1”、“2”、“3”、“4”，并且被锁存起来，而其他的开关再按则无效。
（4）按下控制开关S5时，电路恢复为等待抢答状态，S5开关复位时准备下一次抢答。
（5）信号发生器产生的时基信号CP周期，应大于一次手动触键开关后的抖动时间，否则抢答器就不能锁定。
3．设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图（运用Multisim电路仿真软件）；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；(3) 对电路进行局部或整体仿真分析；（4）按照规范要求，按时提交课程设计报告（打印或手写），并完成相应答辩。
4．参考资料（l）李立主编. 电工学实验指导. 北京：高等教育出版社，2005（2）高吉祥主编.电子技术基础实验与课程设计. 北京：电子工业出版社，2004 （3）谢云，等编著.现代电子技术实践课程指导.北京：机械工业出版社，2003四路优先抢答器设计报告目录一、任务设计与要求 (4)二、设计方案与论证 (5)二、电路设计计算与分析 (6)3.1555定时器 (6)3.1.1 555定时器构成的多谐振荡器 (9)3.2 8线—3线优先编码器74LS148集成电路芯片 (11)3.3 四D触发器74LS175 (15)3.4 关于竞争现象 (17)3.5整体仿真 (21)四、总结与心得 (22)五、附录 (24)六、参考文献 (25)一、任务设计与要求四路优先简易抢答器，是通过逻辑电路判断哪一个预定状态优先发生的一个装置，具体要求如下：（1）4个S1、S2、S3、S4为抢答输入开关，一个控制开关S5，LED数码管为抢答成功显示。
单片机四路抢答器的设计
单片机四路抢答器的设计一、设计需求分析在设计四路抢答器之前，我们首先需要明确其功能需求。
1、能够同时支持四路选手进行抢答。
2、当有选手按下抢答按钮时，能够迅速锁定并显示抢答者的编号。
3、具备倒计时功能，在规定时间内无人抢答则显示超时。
4、要有声音提示，如抢答成功、违规抢答、倒计时结束等。
二、硬件设计1、单片机选择我们选用常见的 51 系列单片机，如 STC89C52 单片机。
它具有性能稳定、价格低廉、编程方便等优点。
2、输入模块使用四个独立按键作为四路选手的抢答按钮，分别连接到单片机的四个 I/O 口。
3、显示模块采用数码管显示抢答者的编号和倒计时时间。
可以选择共阴极或共阳极数码管，通过单片机的 I/O 口进行驱动。
4、声音模块使用蜂鸣器来实现声音提示功能。
通过单片机控制蜂鸣器的通断，产生不同频率的声音。
5、电源模块为整个系统提供稳定的电源，可以使用 5V 直流电源适配器。
三、软件设计1、编程语言选择 C 语言进行编程，C 语言具有语法简洁、可读性强、可移植性好等优点。
2、主程序流程系统初始化后，进入等待抢答状态。
当有选手按下抢答按钮时，判断是否违规抢答（即在倒计时未结束前抢答）。
如果是合法抢答，锁定抢答者编号并显示，同时发出抢答成功的声音提示；如果是违规抢答，则发出违规提示音并显示违规者编号。
在抢答成功后，开始倒计时，倒计时结束时发出超时提示音。
3、中断处理利用单片机的外部中断功能，实现对抢答按钮按下事件的快速响应。
4、计时与显示程序通过定时器实现倒计时功能，并将剩余时间实时显示在数码管上。
四、系统调试1、硬件调试首先检查电路连接是否正确，有无短路、断路等情况。
然后测量各个电源点的电压是否正常，确保硬件工作在稳定的状态。
2、软件调试将编写好的程序下载到单片机中，通过单步调试、断点调试等方式，检查程序的执行流程和逻辑是否正确。
同时观察数码管显示和蜂鸣器发声是否符合预期。
五、设计优化与拓展1、增加更多的抢答通道，以满足更多选手参与的需求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
仿真课程设计题目：四路抢答器设计
系别：
专业：
姓名：
学号：
指导教师：
一、设计目的
1、学习数字电路中的优先编码器、锁存器、译码器、数据显示管的综合应用。
2、熟悉抢答器的工作原理
3、了解数字系统设计，调试及故障排除方法。
二、设计要求
1、四组参赛者进行抢答，当抢答组按下抢答按钮时，抢答器能准确的判断出抢答者。
2、抢答器应具有互锁功能，及某组抢答后能自动封锁其他各组进行抢答。
3、抢答器应具有限时功能，及限制抢答时间、答题时间等，要求显示时间数据。
4、系统具有一个总的复位开关。
三、电路的总体结构
1、电路的总体原理框图
2，单元电路设计
(1)抢答电路设计
设计电路如图所示。
电路选用优先译码器4511 来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
（2）定时器设计
节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置。
你由时钟产生电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
当设定的抢答时间到，无人抢答时，扬声器发声，定时和定时电路停止工作。
四人抢答器电路原理及设计
1、设计方案
抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED 数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒，报警响声持续1秒。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
四、电路图
1、整体电路图
2、仿真结果
2.仿真结果
+5V
当开始仿真时，通过4511编译输出QA~QF为高电平给七段共阴数码管使其置零。
选手开始通过对应的四路按钮S1、S2、S3、S4开始抢答，当有按钮被按下，其对应的1N4148为高电平，4511将其编译并把相应的选手通过七段共阴数码管以数字的形式显现，与其同时LS1为高电平并发出短暂的声音。
此时，其他选手则无法再抢答。
当按下S键使其复位新的一轮抢答开始。
例：按下仿真按钮，QA~QF为高电平七段共阴数码管置零。
S2抢答成功，D2为高电平，D8为高电平LS1为高电平发出短暂的声音。
与其同时4511的B为高电平，BCD码为0010通过编译输出QA、QB、QD、QE、QG至七段共阴数码管并显示出2，表示2号选手抢答成功，而其他选手不能再作抢答。
按下S按钮使其复位，器官数码管显示为零，此时可以进行下一轮的抢答
附：元件清单
六、总结
对于抢答器的设计及焊接，实际操作相对来说还是比较麻烦的。
实验中很多人都是做了一天多才做好。
由此在实验中暴露了很多的问题值得深思。
1.在做实验仿真的时候对软件Multisim的不熟悉让很多人无法独立的完整的画出仿真图。
2.在焊接电路板的时候很多人过于着急，对于很多电路没有弄懂或是还未看清楚就焊接上了，而后发现的电路板出了问题，想修改确实很不容易。
3.而对于焊接中出现的一些问题我就结合自身的情况简要的说明下：
在实际焊接中，我相对来说较为认真，但仍然出现了漏焊的现象，这个也是大家普遍存在的问题，还有就是对焊接工艺操作的不熟练使得我所花费的时间较多。
另外，在脉冲电路中在电脑上仿真，一开始我采用的是单稳态脉冲电路，仿真时蜂鸣器会响，而采用了多谐震荡电路蜂鸣器却不会响，在实际焊接中我还是采用了多谐震荡电路，结果只有了显示，灯光，未有声音。
其中原因我是百思不的其解，后来在电脑上再次试验问题得到了解决。
总结这次的实验我的收获还是很多，对于Multisim和焊接都有
了进一步的了解，很希望还有更多类似动手操作的机会。
七、参考文献
【1】阎石《数字电子技术基础》高等教育出版社
【2】吕思忠，《数子电路实验与课程设计》哈尔滨工大学出版社【3】《数字电路应用300例》中国电力出版社。