实验二第3次课数据选择器+组合逻辑电路
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号,并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号,通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中,根据不同地址码,从RAM或者ROM中取出相应
的数据或指令。
除此之外,译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中,译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同,可以分为译码器、BCD译码器、灰码译
码器等。
其中,最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器,根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端,二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比,最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号,因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同,可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
数字电子技术基础实验二 组合逻辑电路设计
数字电子技术基础实验报告题目:实验二组合电路设计小组成员:小组成员:1.掌握全加器和全减器的逻辑功能;2.熟悉集成加法器的使用方法;3.了解算术运算电路的结构;4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。
二、实验设备1.数字电路实验箱;2.Quartus II 软件。
三、实验要求要求1:参照参考内容,调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路,用原理图输入方法实现一一位全加器。
(1)用 Quartus II波形仿真验证;(2)下载到 DE0 开发板验证。
要求2:参照参考内容,调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路,用原理图输入方法实现一位全减器。
(1)用 Quartus II 波形仿真验证;(2)下载到 DE0 开发板验证。
要求3:参照参考内容,调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路,用原理图输入方法实现一个两位二进制数值比较器。
(MULTISM仿真和FPGA仿真)。
1、74138三线八线译码器原理2、74153双四数据选择器原理3、全加器原理全加器能进行加数、被加数和低位来的进位信号相加,并根据求和的结果给出该位的进位信号。
图一图一是全加器的符号,如果用i A,i B表示A,B两个数的第i位,1i C 表示为相邻低位来的进位数,i S表示为本位和数(称为全加和),i C表示为向相邻高位的进位数,则根据全加器运算规则可列出全加器的真值表如表一所示。
表一可以很容易地求出S 、C 的化简函数表达式。
i i i-1i i i-1i i ()i i S A B C C A B C A B =⊕⊕=⊕+用一位全加器可以构成多位加法电路。
由于每一位相加的结果必须等到低一位的进位产生后才能产生(这种结构称为串行进位加法器),因而运算速度很慢。
为了提高运算速度,制成了超前进位加法器。
这种电路各进位信号的产生只需经历以及与非门和一级或非门的延迟时间,比串行进位的全加器大大缩短了时间。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一:数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件:74Ls86、74Ls00。
三、预习要求及思考题1.预习要求:1)所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4)用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时,什么是最佳设计方案?四、实验原理1.本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是:1)根据设计要求,定义输入逻辑变量和输出逻辑变量,然后列出真值表;2)利用卡络图或公式法得出最简逻辑表达式,并根据设计要求所指定的门电路或选定的门电路,将最简逻辑表达式变换为与所指定门电路相应的形式;3)画出逻辑图;4)用逻辑门或组件构成实际电路,最后测试验证其逻辑功能。
五、实验内容1.用四2输入异或门(74Ls86)和四2输入与非门(74Ls00)设计一个一位全加器。
1)列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位;si、ci+1分别为本位和、本位向高位的进位。
2)由表2-1全加器真值表写出函数表达式。
3)将上面两逻辑表达式转换为能用四2输入异或门(74Ls86)和四2输入与非门(74Ls00)实现的表达式。
4)画出逻辑电路图如图2-1,并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线,将Ai、bi、ci接逻辑开关,输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中,每人可打三枪,一枪打鸟(A),一枪打鸡(b),一枪打兔子(c)。
组合逻辑电路数据选择器实验报告
组合逻辑电路数据选择器实验报告
本次实验的目的是通过实验学习组合逻辑电路数据选择器的原理和应用。
数据选择器是一种常用的组合逻辑电路,它可以根据控制信号选择不同的输入数据,并将所选数据输出。
在数字电路中,数据选择器常用于多路选择、数据交换和数据复用等应用中。
实验中我们使用了74LS151芯片作为数据选择器,该芯片具有8个输入端和1个输出端,可以根据控制信号选择其中一个输入端的数据输出。
实验中我们将8个开关分别连接到芯片的8个输入端,通过控制信号选择其中一个开关的输入数据输出到芯片的输出端。
实验中我们使用了示波器观察芯片输出端的波形,以验证芯片的工作状态。
在实验中,我们首先进行了芯片的引脚连接,将芯片的8个输入端分别连接到8个开关上,将控制信号连接到芯片的控制端。
然后我们通过控制信号选择不同的输入端,观察芯片输出端的波形变化。
实验结果表明,芯片能够正确地选择所需的输入数据,并将其输出到输出端。
通过本次实验,我们深入了解了组合逻辑电路数据选择器的原理和应用,掌握了芯片的引脚连接和控制信号的设置方法。
同时,我们也学会了使用示波器观察芯片输出端的波形,以验证芯片的工作状态。
这些知识和技能对于我们今后的学习和工作都具有重要的意义。
本次实验使我们更加深入地了解了组合逻辑电路数据选择器的原理和应用,掌握了芯片的引脚连接和控制信号的设置方法,同时也提高了我们的实验操作能力和实验数据分析能力。
运用数据选择器实现组合逻辑电路设计方法
运用数据选择器实现组合逻辑电路设计方法邢南亮【摘要】组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差.运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线方便,工作可靠性、稳定性高.因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计存在不足,提高电路设计水平.【期刊名称】《现代电子技术》【年(卷),期】2007(030)010【总页数】3页(P182-184)【关键词】数据选择器;组合逻辑电路;设计方法;门电路【作者】邢南亮【作者单位】揭阳职业技术学院,广东,揭阳,522000【正文语种】中文【中图分类】TN702在数字电路应用中,常要根据逻辑功能设计电路,利用数据选择器特点,可实现任何一个逻辑函数[1]。
掌握运用数据选择器设计组合电路方法,通用性、实用强,设计方便,可以提高电路设计方法、水平;简化电路接线,提高电路工作可靠性。
1 原理数据选择器(data selector)是组合逻辑电路一种形式,他根据地址码要求,从多路输入信号中选择其中一路输出的电路[1],其结构图如图1所示。
图1 数据选择器结构图D0~Dm-1为m个数据源,A0~An-1为n位地址码,数据输出由地址码控制,在结构上他类似于一个多掷开关[2]。
等效图如图2所示:n与m之间关系为m=2n。
其输出端表达式:(An-1·An-2…A1·A0)Dm-1(1)由式(1)[1]可知其特点是:式中包含地址变量的全部最小项的与或形式。
而任何逻辑函数都由他的最小项与或形式组成,因此用数据选择器可实现任何组合逻辑函数,若函数的变量为k,则相应的地址变量n与k的关系是n=k-1。
图2 等效图2 设计方法2.1 代数法根据组合逻辑电路设计方法,求出逻辑函数,并将逻辑函数的变量化为最小项表达式;选用合适数据选择器;比较函数式,求出对应关系,画出电路的连接图。
实验二、数据选择器及其应用
实验二 数据选择器及应用一、实验目的1、掌握数据选择器的工作原理及逻辑功能。
2、熟悉74LS153和74LS151的引脚排列和测试方法。
3、学习用数据选择器构成组合逻辑电路的方法。
二、预习要求1、复习组合逻辑电路的分析方法及设计方法。
2、了解数据选择器的原理及功能。
3、阅读本实验的实验原理和测试方法。
三、实验内容1、中规模集成芯片74LS153、74LS151逻辑功能的验证。
2、用双四选一数据选择器74LS153实现八选一数据选择器。
3、用八选一数据选择器74LS151实现函数电路。
4、自行设计题目。
四、实验原理与测试方法数据选择器又称多路转换器或多路开关,其功能是把多个通道的数据传送到唯一的公共数据通道上去。
类似一个多掷开关,如图2.1所示。
图中有四路数据D 0 ~ D 3通过选择控制信号A 1、A 0(地址码)从四路数据中选中某一路数据送至输出端Y 。
一个n 个地址端的数据选择器,具有2n 个数据选择 功能。
例如:数据选择器(74LS153),n = 2,可完成四选一的功能;数据选择器(74LS151),n = 3,可完成八选一的功能。
1、实验原理(1)双四选一数据选择器74LS153的功能。
双4选1数据选择器就是在一片集成芯片上有两个4选1数据选择器。
集成芯片引脚排S 1、S 2为两个独立的使能端;A 1、A 0为公用的地址输入端;1D 0~1D 3和2D 0~2D 3分别为两个4选1数据选择器的数据输入端; 1Y 、2Y 为两个输出端。
(1)当使能端S 1(S 2)=1时,多路开关被禁止,无输出,Y = 0。
(2)当使能端S 1(S 2)=0时,多路开关正常工作,根据地址码A 1、A 0的状态,将相应的数据D 0~D 3送到输出端1Y 、或2Y 。
其逻辑函数式为: )()()()(013012011010A A D A A D A A D A A D Y +++= 例如:A 1A 0=00 则选择D O 数据到输出端,即Y = D 0。
实验二第3次课数据选择器_组合逻辑电路
3、管脚与管脚之间注意核对脚号,连线勿插错。 4、输入A、B、C分别接实验箱K1~K8中的任意 3个。 5、输出F接实验箱逻辑电平显示中的任意1个 集成电路左上管脚连接VCC,右下管脚连接GND
6、电路检查无误后合上实验箱的电源开关,通 电作静态测试:
按照真值表的顺序依次按动连接A、B、C的开 关(为电路提供000~111的输入信号) 同时观察连接输出F的发光二极管的亮、灭情 况(F高电平,发光二极管亮。 F低电平,发 光二极管灭)。其逻辑功能应与真值表完全一 致。
2020/6/6
调测过程中应注意的问题
1 如有短路故障,要首先排除; 2 要考虑电路前、后级之间的影响(可通过 断开电路再测试)。
2020/6/6
3、 要注意电平是否满足要求,不可只关心波 形形状。(示波器用DC耦合)
4 、 排除仪表对被测电路的影响
2020/6/6
P62 5
用与非门设计一数字锁逻辑电路,该 锁有3个按钮A、B、C,当A、B、C同 时按下,或A、B同时按下,或只有A或 B按下时开锁,如果不符合上述条件应 发出报警。
2020/17所示,①试用示 波器来判断是否存在逻辑险象、险象的类型及出现 的条件;②在输出端加接滤波电容,观察毛刺的变 化情况;③换用修改逻辑设计的方法以消除出现的 险象,并通过Multisim 11仿真软件验证之。
逻辑险象(冒险):数字电路中出现了违背真值 表所规定的逻辑电平
2020/6/6
3、集成电路芯片故障
➢ 集成电路芯片故障是指集成电路芯片的功能不正常。 这类故障的特点或是:
集成电路烫手;
集成电路电源端的电压过低;
芯片的输入端有规定的逻辑电平而输出没有正确的 逻辑电平。
数电实验报告 数据选择器及其应用
实验2实验报告数据选择器及其应用一、实验目的1.了解组合逻辑电路的设计步骤、分析方法和测试方法;2.掌握数据选择器的工作原理与逻辑功能;3.掌握双四选一数据选择器74LS153的应用。
二、实验设备1.数字电路实验箱2 、数字双踪示波器3.集成电路: 74LS004、集成电路: 74LS153三、实验内容1.测试双四选一数据选择器74LS153的逻辑功能;2、设某一导弹发射控制机构有两名司令员A.B和两名操作员C.D, 只有当两名司令员均同意发射导弹攻击目标且有操作员操作, 则发射导弹F;3.用74LS00与74LS153设计一位全加器。
四、实验结果1、测试双四选一数据选择器74LS153的逻辑功能。
如图S5和S6分别接A和B, 负责输入地址;S1.S2.S3.S4为上面选择器的四个输入;S7、S8、S9、S10为下面选择器的四个输入。
举例说明:如图所示, 当S5和S6都输入高电平时, 选择输出1C3和2C3的内容, 即S4和S10的输入均为高电平, 小灯亮。
设某一导弹发射控制机构有两名司令员A.B和两名操作员C.D, 只有当两名司令员均同意发射导弹攻击目标且有操作员操作, 则发射导弹F。
由题意可得出逻辑表达式如下:F=AB(C+D)分析: 由于只有A.B都为高电平时F才有可能输出高电平, 所以让A和B作为地址输入端。
而当A.B均为高电平时, C和D任意一个为高电平则F为高电平。
所以用74LS00实现C和电路图如下:S1、S2接地址选择端, S3、S4先做或运算再接1C3端。
2、用74LS00和可以通B S CI过降维将输入位A和B作为地址选择位,进位位和以及0和1作为被选择数据输入,表示S和CO。
真值表如下:A0 0 CI 低0 1 CI非CI1 0 CI非CI1 1 CI 高五、故障排除在做第二个实验内容的时候, 发现A.B值不是高电平的时候小灯也会亮。
经过检查电路发现1C0, 1C1, 1C2悬空了, 相当于接了高电平。
数字逻辑电路实验指导
74LS139译码器功能表
1Y 2Y
74 LS 1 1B 3 1G1 9
1A
1Y0 1Y1 1Y2 1Y3
Y
0
1
1
3. 数据选择器的测试及
设计。 (1) 测试双四选一数据选
转换电路图
C T 5 4 L S 1 5 3
≥1
Y
择器74LS153功能,设计并
填写功能表。(可参考译码 器功能测试) (2) 将双四选一数据选择 器转换为八选一数据选择器。 (3) 画出转换电路图。 (4) 学习机上接线并验证
2S 1S A1 A0 1
2.用异或门(74LS86)和与非门设计一个半加器。
半加器真值表 Ai 0 0 1 1 Bi 0 1 0 1 Si 0 1 1 0 Ci 0 0 0 1
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
3. 用异或、与或非门和非门设计一个全加器。
(1) 画出用异或门、与或非门和非门实现全加器的逻辑电路图,写出逻 辑表达式。 (2) 找出异或门、与或非门和非门器件按自己画出的图接线。 (3)填写下表。(A、B为加数,C’为低位进位,S为和,C为高位进位)
实验一 实验二
门电路逻辑功能及测试 组合逻辑电路
(半加器全加器及逻辑运算)
实验三
译码器和数据选择器
实验一 门电路逻辑功能及测试
实验目的:
1. 熟悉门电路逻辑功能。 2. 熟悉数字电路学习机。
实验仪器及材料
1. 74LS00 二输入端四与非门 2片
2. 74LS20 四输入端双与非门 1片
(2)将电平开关按表2置位,将结果填入表中。
输入
1 L H H H H L 2 L L H H H H 4 L L L H H L 5 L L L L H H A L H H L L H
实验二 组合逻辑电路
实验二组合逻辑电路一、实验目的1.掌握数据选择器的功能和应用方法;2.掌握显示译码器的功能和使用方法;3.掌握组合数字电路的设计和实现方法。
二、预习要求1.复习译码器和数据选择器的工作原理;2.复习有关组合电路设计方法的知识;3.阅读74LS138和74LS151的引脚排列图及功能表;4. 设计实验内容所要求的数据记录表格。
三、理论准备1.概述组合逻辑电路又称组合电路,组合电路的输出只决定于当时的外部输入情况,与电路过去状态无关。
因此,组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成,而且连接中没有反馈线存在。
所以各种功能的门电路就是简单组合逻辑电路。
组合逻辑电路的输入信号和输出信号往往不止一个,其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。
组合逻辑电路的分析与设计方法,是立足于小规模集成电路分析和设计基本方法之一。
2.组合逻辑电路的分析方法分析的任务是:对给定的电路求解其逻辑功能,即求出该电路的输出与输入之间的逻辑关系,通常是用逻辑式或真值表来描述,有时也加上必须的文字说明。
分析的步骤:(1)逐级写出逻辑表达式,最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。
(2)化简。
(3)列出真值表。
(4)文字说明上述四个步骤不是一成不变的。
除第一步外,其它三步根据实际情况的要求而采用。
3.组合逻辑电路的设计方法设计的任务是:使用中、小规模集成电路来设计组合电路是最常见的逻辑电路,由给定的功能要求,设计出相应的逻辑电路。
设计的一般步骤如图3-1所示:根据设计任务的要求建立输入、输出变量,并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。
最后,用实验来验证设计的正确性。
需要注意的是,在使用中规模集成的组合逻辑电路设计时,需要把函数式变换成适当的形式(而不一定是最简式)。
实验二-组合逻辑电路设计与实现-
思考题: 1. 采用74LS151八选一的数据选择器,重新设计实验内容2中的
②题 。 2. 通过具体的设计体验后,你认为组合逻辑电路设计的关键点 或关键步骤是什么?
13
输入
输出
s A1 A0
1×× 00 0 00 1 01 0 01 1
Q
0
D0
D1
D2
D3
7
实验二 组合逻辑电路设计与实现
(3)采用数据选择器实现逻辑函数 1)将双 4选1 数据
选择器 CT74LS153 扩 展成 8选1 数据选择器:
8
实验二 组合逻辑电路设计与实现
将双 4选1 数据选择器 CT74LS153 扩展成 8选1 数据选择器:
如使 F=1Y ,则令
A1A,A0=B
比较得:
V cc
+5V
B
16 15 14 13 12 11 10
9
V cc 2S A 0 2D 3 2D 2 2D 1 2D 0 Q
D0=0,D1=C,D2=C,D3=1
74LS153
1S A 1 1D 3 1D 2 1D 1 1D 0 Q G N D
12
345
9
实验二 组合逻辑电路设计与实现
2)用双4选1数据选择器 CT74LS153 实现逻辑函数
F A B C A B C AC B ABC 解: CT74LS153输出函数为:
1 Y A 1 A 0 1 D 0 A 1 AD 3
1
实验二 组合逻辑电路设计与实现
三. 实验原理
1、二进制译码器
如:2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
利用数据选择器实现组合逻辑电路设计案例分析
利用数据选择器实现组合逻辑电路设计案例分析【项目任务】案例任务要求当停机模式时,市电和光伏电不导入;当太阳工作模式,市电不导入,光伏电导入;当市电互补模式,市电和光伏电都导入;当市电模式,市电导入,光伏发电部导入。
利用数据选择器实现上述组合逻辑电路功能。
图7.8译码器实现输出控制【信息单】一、数据选择器在多路数据传输过程中,经常需要将其中一路信号挑选出来进行传输,这就需要用到数据选择器。
下图为4选1数据选择器的示意图。
当A1A为00,开关导通D0,Y=D;当A1A为01时,开关导通D1,Y=D1,以此类推。
A1A0图7.9 数据选择器在数据选择器中,通常用地址输入信号来完成挑选数据的任务。
如一个4选1的数据选择器,应有两个地址输入端,它共有22=4种不同的组合,每一种组合可选择对应的一路输入数据输出。
同理,对一个8选1的数据选择器,应有3个地址输入端。
其余类推。
一、4选1数据选择器74LS1531、逻辑电路:D3、D2、D1、D0为数据输入端,A1、A0为地址信号输入端,Y 为数据输出端,ST 为使能端,又称选通端,输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。
当使能端G 有效时,输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式为:3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器,其输出函数为:n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理:数据选择器是一个逻辑函数的最小项输出:∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
组合逻辑电路数据选择器实验报告
组合逻辑电路数据选择器实验报告引言:本实验旨在通过设计和实现一个组合逻辑电路数据选择器,加深对组合逻辑电路的理解并掌握其设计和实现方法。
在实验中,我们将使用逻辑门和多路选择器等电子元件来构建一个能够根据输入信号选择输出数据的电路。
实验器材和方法:实验器材:- 逻辑门集成电路芯片(如与门、或门、非门等)- 多路选择器集成电路芯片- 连线材料(如导线、插头等)- 电源实验方法:1. 根据实验要求,确定需要选择的数据位数和输入信号位数。
2. 根据需要选择的数据位数,确定所需多路选择器的输入通道数。
3. 根据输入信号位数,确定所需的逻辑门芯片数目。
4. 根据实验电路的设计原理,将逻辑门芯片和多路选择器芯片按照设计连接起来,形成完整的电路。
5. 使用导线将电路与电源连接,并确保电路的正常工作。
实验结果与讨论:经过实验,我们成功设计并实现了一个组合逻辑电路数据选择器。
在实验中,我们采用了4位数据选择器和2位输入信号。
通过调整输入信号,我们可以选择不同的数据位输出。
实验结果表明,电路能够根据输入信号正确选择并输出对应的数据位。
结论:通过本次实验,我们深入理解了组合逻辑电路数据选择器的工作原理和实现方法。
实验结果表明,我们设计和搭建的电路能够正确选择并输出所需的数据位。
通过实验,我们掌握了组合逻辑电路设计的基本技能,为今后的电路设计和实现打下了坚实的基础。
致谢:在此,我们要感谢实验中提供的器材和设备,以及指导老师对我们的耐心指导和帮助。
没有他们的支持和帮助,我们无法顺利完成本次实验。
参考文献:[1] 电子电路基础. 赵凤生, 高维平. 机械工业出版社, 2015.[2] 数字逻辑与数字系统设计. 江海滨, 李宏, 孙海燕. 电子工业出版社, 2012.[3] 组合逻辑电路设计与实验. 刘振安, 赵兰英. 中国水利水电出版社, 2018.以上为本次组合逻辑电路数据选择器实验的报告。
通过此实验,我们深入了解了组合逻辑电路的设计和实现方法,并成功搭建了一个能够选择输出数据的电路。
数字实验三 数据选择器及其应用 实验报告
0
0
1
0
0
0
0
0
0
0
D0
0
0
1
0
1
0
0
0
0
0
0
D1
0
1
0
0
0
1
0
0
0
0
0
D2
0
1
1
0
0
0
1
0
0
0
0
D3
1
0
0
0
0
0
0
1
0
0
0
D4
1
0
1
0
0
0
0
0
1
0
0
D5
1
1
0
0
0
0
0
0
0
1
0
D6
1
1
1
0
0
0
0
0
0
0
1
D7
(1)
A
B
C
F
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
D3
1
0
0
0
0
1
0
1
1
D5
1
1
0
1
D6
学号
33
指导教师
文毅
报告内容
一、实验目的和任务
1.掌握数据选择器的逻辑功能和使用方法。
2.学习用数据选择器构成组合逻辑电路的方法。
数字电路与逻辑设计第3章组合逻辑电路
(2)根据真值表,用卡诺图(图3-5 a)化简后,
可以得到该电路的逻辑函数表达式:
F AC BC AB
由于题目中没有特别要求以何种逻辑门 输出,所以可用与门和或门输出来实现 该逻辑功能,表达式形式无需转换。
(3)逻辑图 由化简后的表达式和真值 表可以看出,(图 3-5 b)即使该题的逻 辑电路图。
表 3-7 8线—3线编码器的真值表
因为任意时刻 I0 ~ I7 中只有一个值为“1”利 用约束项的知识把上述真值表化简后如表3-8 所示。
表 3-8 化简后的真值表
由真值表写出其对应的逻辑函数表达式:
Y2 I4 I5 I6 I7 I4I5I6I7 Y1 I2 I3 I6 I7 I2I3I6I7 Y0 I1 I3 I5 I7 I1I3I5I7
3) 将表达式转化成用“与非” 逻辑形式实 现的形式:
图3-9 (a)卡诺图 (b)逻辑电路
3.2 编码器
编码就是将特定的逻辑信号变换成 一组二进制的代码,而能够实现这种功 能的逻辑部件就称为编码器。编码器的 功能是将输入信号转换为对应的代码信 号,即是用输出的代码信号来表示相对 应的输入信号,以便于进行对代码进行 存储,传输及运算等处理。
FA A FB AB FC ABC FD ABCD
(3)由上述表达式可得其对应的优先编码逻辑 电路如图3-12所示。
图3-13 16线—4线优先编码器的逻辑电路
(2)根据列写出的逻辑问题的真值表,写出对应 的逻辑函数表达式。
(3)将得到的逻辑函数表达式进行变换和化简。 逻辑函数的化简可以利用我们前面所学习的代 数法或卡诺图法,从而得到逻辑函数的最简表 达式,对于一个逻辑电路,在设计时应尽可能 使用最少数量的逻辑门,逻辑门变量数也应尽 可能少用,还应根据题意变换成适当形式的表 达式。
组合逻辑电路—数据选择器(电子技术课件)
DDDDDSSDDSD0120241356774H(IC) 1YY51
&Y
E
S2 S1 S0
74LS151功能框图
任务五:数据选择器
1个使能输入端 8 路数据输入端
3 个地址输 入端
E D0
D1
D2
D3 D4
D5
D6
D7
S0 1
1
S1 1
1
S2 1
1
&
& &
&
2个互补输 出端
&
≥≥
Y
&
1 11 Y
&
& &
&
74LS151的逻辑图
任务五:数据选择器
3、74LS151的功能表
任务五:数据选择器
1、数据选择器的定义与功能
数据选择器:能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单 刀多掷开关,又称“多路开关” 。
数据选择的功能:在通道选择信号 的作用下,将多个通道的数据分时 传送到公共的数据通道上去的。
I0 I1
I 2n1
数据输出 通道选择
信号
任务五:数据选择器
0
1
0
0
1
1
Y S1 S0 I0 S1S0 I1 S1 S0 I2 S1S0 I3 Y I0m0 I0 I1 I2 I3
任务五:数据选择器
2、集成电路数据选择器
8选1数据选择器74HC151
D7
D6
D5
D4
Y
D3
74HC151
D2
Y
D1
D0
任务五:数据选择器
5、 数据选择器的扩展位的扩展
组合逻辑电路数据选择器实验报告
组合逻辑电路数据选择器实验报告简介本实验报告旨在探讨组合逻辑电路数据选择器的原理、设计与实现。
在本实验中,我们将通过搭建一个4位数据选择器来深入理解其工作原理,并通过验证实验结果来确认其正确性。
本报告将按照以下结构进行论述:1.概述2.数据选择器的原理3.设计与实现1.电路图设计2.材料准备3.实验步骤4.实验结果4.总结与心得体会概述组合逻辑电路数据选择器是一种常见的数字电路元件,其作用是根据输入的选择信号,从多个数据信号中选择一个进行输出。
数据选择器通常用于诸如多路开关、数据缓存等应用中。
本实验将设计一种4位数据选择器,通过实验验证其正确性和预期功能。
数据选择器的原理数据选择器的原理可以简单概括为:根据选择信号的不同,从多个输入信号中选择一个进行输出。
一种常见的4位数据选择器的原理如下:1.有4个输入端(A0、A1、A2、A3),用于输入4位数据信号。
2.有2个选择输入端(S0、S1),用于输入2位选择信号。
3.根据不同的选择信号,将相应的输入信号输出到输出端。
设计与实现电路图设计首先,我们需要根据数据选择器的原理设计电路图。
图中包含了4个输入端(A0、A1、A2、A3),2个选择输入端(S0、S1)和1个输出端(OUT)。
其中,选择输入端用于控制选择的数据信号,输出端用于输出选择后的数据信号。
材料准备在开始实验之前,我们需要准备以下材料:•面包板•逻辑门芯片(例如:74LS153)•连接线•电源实验步骤根据电路图设计,我们按照以下步骤来实现数据选择器:1.将逻辑门芯片插入面包板,确保引脚与电路图设计对应。
2.将输入端(A0、A1、A2、A3)分别连接到逻辑门芯片的对应引脚。
3.将选择输入端(S0、S1)分别连接到逻辑门芯片的对应引脚。
4.将输出端(OUT)连接到逻辑门芯片的对应引脚。
5.使用连接线将面包板连接到电源。
6.打开电源,观察输出端的信号变化。
实验结果经过实验,我们发现数据选择器能够按照选择信号的不同,输出相应的数据信号。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
消除逻辑险象:
增加多余项,可消除逻辑冒险 输出端加滤波电容,可消除逻辑冒险 和功能冒险 加取样脉冲,可避免逻辑冒险和功能 冒险
2016/6/20
2016/6/20
加滤波电容C:
2016/6/20
增加多余项消除冒险:
F AB AC/20
2016/6/20
P69 5 用数据选择器74LS153或者74LS151实 现函数
F m0 , m4 , m5 , m8 , m12 , m13 , m14
2016/6/20
1、根据题意可得: ① 需使用数据选择器74151 或74153。 ②输入为4位,输出为一位 选用74151或74153芯片, 都需进行降维处理。
2016/6/20
判断逻辑冒险:
1、当逻辑函数中出现下列结果时将出现逻辑险象:
0-1-0型险象 1-0-1型险象
2、由卡诺图可见原逻辑表达式 F=AB+BC(黑色所圈)出现了 “相切”的卡诺圈(红线处),相切部分未被另外 卡诺圈包围,即可断定存在逻辑冒险。 3、卡诺图中增加一个绿线所圈的“搭接块” (即 逻辑表达式中的多余项),可消除逻辑险象,于 是 2016/6/20
2016/6/20
3、集成电路芯片故障
集成电路芯片故障是指集成电路芯片的功能不正常。 这类故障的特点或是: 集成电路烫手; 集成电路电源端的电压过低; 芯片的输入端有规定的逻辑电平而输出没有正确的 逻辑电平。 通过用手触摸,或是测量电源管脚的直流电压,或是 输入逻辑信号进行测试就可发现故障点或可疑点。之 后,更换可疑集成电路芯片,再测电路进行判断。 由于芯片的管脚折断或折弯而未能插入实验板引起的 故障往往体现在芯片的逻辑功能不能实现,这种故障 需要进行仔细查找才能找到。
数据选择和组合逻辑电路
P69 1,5 P61 1,5,6
2016/6/20
本次课的教学内容
组合逻辑电路 数据选择电路的设计
2016/6/20
数电实验常见故障的分析和排除
这里所说的常见故障不包括因设计不当产 生的逻辑功能错误(因设计不当产生的逻 辑功能错误应修改设计方案)。 一般数字电路常见故障有:
变化,如果B先变化,011变成过渡态001再变成101,则F函数 值为1-0-1。0型冒险。这种由过渡态引起的冒险是由于电路的 功能所致,因此称为功能冒险。
例2、 ABC从100变为111,A是不变的变量,函数值为 1,圈乘积项为A的卡诺圈(黑色) ,圈中有“1”也 有“0”,也存在功能冒险。
2016/6/20
断路故障
短路故障
集成电路芯片故障。
2016/6/20
1、断路故障
断路故障是指连线(包括信号线、传输线、测 试线、焊点、连接点)断路产生的故障。 这类故障产生的现象比较明显,一般显现出相 关点无规律的电平,例如:芯片电源连接端无 电压;信号输入端无脉冲电压等等。 检查这类故障的方法是用“0”、“1”判断法, 如设线路通为“1”,断为“0”。操作时可用万 用表、逻辑笔或者示波器(配合测试信号)从源 头沿一定路径逐段查寻,不难发现故障点。
判断功能冒险:
在卡诺图中:
有两个或两个以上变量变化; 变化前后函数值相同; 若不变的输入组成的乘积项所圈的卡诺
圈中有 “1”也有“0”,则存在功能冒险,若取 值相同,则无功能冒险。
2016/6/20
例1、ABC从011变为101,C是不变的变量,函数值为1, 圈乘积项为C的卡诺圈(红色),圈中有“1”也有 “0”,则存在功能冒险。 F=AB+BC。A和B不可能同时
2016/6/20
对电路图进行管脚标号:
2016/6/20
电路装配:
在实验箱16脚集成电路插座上插 上74151, 14脚集成电路插座上插上 7404,缺口朝左,管脚与插口一一对 齐,勿遗漏或折弯管脚。
2016/6/20
电路调测:
1、可作静态测试: 输入(A、B、C、D)接实验箱的K1~K8任4个插 孔,输出F送逻辑电平显示任1个插孔(F高电平, 发光二极管亮。 F低电平,发光二极管灭)。根据 真值表,顺序按动输入开关(000~1111),检查、 核对输出是否与真值表一致。 2、可作动态测试: 用74161的四位输出Q3~Q0,为MUX提供地址信 号( 74161的CP频率为10kHz左右)。用双踪示波 器同时观测CP和输出信号F,核对其时间关系。序 列码值为:F=1000110010001010
输入 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
输出 F 1 0 0 0 1 1 0 0 1 0 0 0 1 1 1 0
画出电路图:
2016/6/20
2016/6/20
3、管脚与管脚之间注意核对脚号,连线勿插错。 4、输入A、B、C分别接实验箱K1~K8中的任意3 个。 5、输出F接实验箱逻辑电平显示中的任意1个 集成电路左上管脚连接VCC,右下管脚连接GND 6、电路检查无误后合上实验箱的电源开关,通 电作静态测试: 按照真值表的顺序依次按动连接A、B、C的开 关(为电路提供000~111的输入信号) 同时观察连接输出F的发光二极管的亮、灭情 况(F高电平,发光二极管亮。 F低电平,发 光二极管灭)。其逻辑功能应与真值表完全一 致。 2016/6/20
输入
A 0 B 0 C 0 0
输出
F JG 0
0
0 0
0
1 1
1
0 1
0
1 0
1
0 1
1
1 1 1
2016/6/20
0
0 1 1
0
1 0 1
1
0 1 1
0
1 0 0
JG ABC ABC ABC AC BC AC BC AC BC
3、画出电路原理图,标注器件型号、 管脚号。
2016/6/20
在实验箱上搭电路:
1、 将稳压电源单路12V电压连接到实验箱 (12V正端连接实验箱+12V接线柱,12V负端连接 实验箱GND接线柱),合上实验箱的电源开关, 实验箱正电源的三个指示灯亮。再关闭实验箱的 电源开关。 2、在实验箱上两个14脚集成电路插座上插 上7400和7420,缺口朝左,管脚与插口一一对齐, 勿遗漏或折弯管脚。 根据电路图,接上全部连接线:
检查电路的一般顺序
芯片缺口朝左,电源和地线连接确保无误 检查电源 整体电路电源(电压值、纹波) 集成芯片电源(地和电源正都必须检查) 检查使能端、控制端 使用的使能端和控制端不能悬空 可对电路进行简化(举例,计数器LD端) 根据电路原理进行调测 先用单脉冲调测,便于观察电路的工作状态,分 析简单。 再用连续脉冲调测;
输出 F 1 0 0 0 1 1 0 0 1 0 0 0 1 1 1 0
3、根据真值表画出卡诺图 并进行降维处理
采用74151芯片实现电路(方法一)
可得74151的数据输入端为:
2016/6/20
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
输入 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
2016/6/20
2、短路故障
短路故障是指连线或连线点短路造成电路出 现异常的现象。 例如:电源正端和地短路会造成电源电压为 零;局部逻辑线混连,会出现逻辑混乱错误。 有的短路故障比较隐蔽,需要耐心仔细分析 和耐心寻找才能发现。 最常用查找短路故障的方法是:将电路断电 后用万用表的欧姆档测电阻值,若发现电路 中无直接电气连接的两节点之间电阻值为零 (或极小),可判为短路。
2016/6/20
集成电路芯片故障
当怀疑芯片坏了时,对于SSI或功能简单的MSI,可以 通过测试它的逻辑功能,迅速做出判断。检查时,一 般需要将被查对象从电路中分离出来,即将其输入、 输出同其他电路断开,再根据其逻辑功能进行检查。 例如,检查一个多输入“与非”门,当其输入全“1” 时,输出应为“0”;如果有一个输入端为“0”,则输 出为“1”。通过检查如果不符合上述情况,就说明该 门已经损坏。 又例如,在检查8选1数据选择器时(使能端确已接好), 使地址输入分别为000~111,看输出是否分别与D0~ D7相同,即可做出判断。对于复杂的MSI或LSI,可 2016/6/20 以用专用的集成电路测试仪来进行测试。
P62 6
有一个组合逻辑电路如图4-17所示,①试用 示波器来判断是否存在逻辑险象、险象的类型及 出现的条件;②在输出端加接滤波电容,观察毛 刺的变化情况;③换用修改逻辑设计的方法以消 除出现的险象,并通过Multisim 11仿真软件验证 之。 逻辑险象(冒险):数字电路中出现了违背真值 表所规定的逻辑电平 逻辑冒险:输入信号所经路径不同而引起的冒险 功能冒险:多个输入信号同时变化的瞬间,由于 变化的快慢不同而引起的冒险
2、根据F的逻辑表达式列出 真值表如右表
2016/6/20
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
输入 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
输出 F 1 0 0 0 1 1 0 0 1 0 0 0 1 1 1 0
画出电路图:
2016/6/20