基于DSP的时钟系统设计

题目: 基于DSP的时钟系统设计

引言

DSP 芯片既具有高速数字信号处理功能,又具有实时性强、功耗低、集成度高等嵌入式微计算机的特点,所以随着科技的发展,DSP 技术在机

电控制领域的应用愈加广泛。LED 可显示字符,且显示清晰美观、功耗低,在电子产品中也广泛应用。

现今，高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都采用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替显示器代替指针显示进而显示时间，减小了计时误差，这种表具有时，分，秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好。

时钟电路在计算机系统中起着非常重要的作用，是保证系统正常工作的基础。在一个DSP应用系统中，时钟有两方面的含义：一是指为保障系统正常工作的基准振荡定时信号，主要由晶振和外围电路组成，晶振频率的大小决定了DSP芯片系统工作的快慢；二是指系统的标准定时时钟，即定时时间，它通常有两种实现方法：一是用软件实现，即用DSP 芯片内部的可编程定时/计数器来实现，但误差很大，主要用在对时间精度要求不高的场合；二是用专门的时钟芯片实现，在对时间精度要求很高的情况下，通常采用这种方法，典型的时钟芯片有：DS1302，DS12887，

X1203等都可以满足高精度的要求。

本文主要介绍用DSP芯片内部的定时/计数器来实现电子时钟的方

法，本设计由TMS320LF2407芯片和LED数码管为核心，辅以必要的电路，构成了一个DSP电子时钟。

1方案论证与比较

1.1数字时钟方案

数字时钟是本设计的最主要的部分。根据需要，可利用两种方案实现。

方案一：本方案采用Dallas公司的专用时钟芯片DS12887A。该芯片内部采用石英晶体振荡器，其芯片精度不大于10ms/年，且具有完备的时钟闹钟功能，因此，可直接对其以用于显示或设置，使得软件编程相对简单。为保证时钟在电网电压不足或突然掉电等突发情况下仍能正常工作，芯片内部包含锂电池。当电网电压不足或突然掉电时，系统自动转换到内部锂电池供电系统。而且即使系统不上电，程序不执行时，锂电池也能保证芯片的正常运行，以备随时提供正确的时间。

方案二：本方案完全用软件实现数字时钟。原理为：在单片机内部存储器设三个字节分别存放时钟的时、分、秒信息。利用定时器与软件结合实现1秒定时中断，每产生一次中断，存储器内相应的秒值加1；若秒值达到60，则将其清零，并将相应的分字节值加1；若分值达到60，则清零分字节，并将时字节值加1；若时值达到24，则将十字节清零。该方案具有硬件电路简单的特点。而且，由于是软件实现，当DSP芯片不上电，

程序不执行时，时钟将不工作。

基于硬件电路的考虑，本设计采用方案二完成数字时钟的功能。

1.2数码管显示方案

方案一：静态显示。所谓静态显示，就是当显示器显示某一字符时，相应的发光二极管恒定的导通或截止。该方式每一位都需要一个8 位输出口控制。静态显示时较小的电流能获得较高的亮度，且字符不闪烁。但当所显示的位数较多时，静态显示所需的I/O口太多，造成了资源的浪费。

方案二：动态显示。所谓动态显示就是一位一位的轮流点亮各个位，对于显示器的每一位来说，每隔一段时间点亮一次。利用人的视觉暂留功能可以看到整个显示，但必须保证扫描速度足够快，字符才不闪烁。显示器的亮度既与导通电流有关，也于点亮时间与间隔时间的比例有关。调整参数可以实现较高稳定度的显示。动态显示节省了I/O口，降低了能耗。

从节省I/O口和降低能耗出发，本设计采用方案二。

2.硬件设计

2.1总体设计

利用TMS320LF2407芯片制作简易电子时钟，由六个LED数码管、五个按键、数码管驱动74HC273及数码管位选74HC138，如下图2.1所示：

图2.1 系统框图

2.2模块设计

2.2.1 位选芯片74HC138

74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。

74HC138可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。74HC138与74HC238逻辑功能一致，只不过74HC138为反相输出。74HC138译码器可接受3位二进制加权地址输入（A, B和C），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（-S2和-S3）和一个高有效（S1）。除非S2和S3置低且S1置高，否则74HC138将保持所有输出为高。利用这种复合使能特性，仅需1片74HC138芯片即可轻松实现6个数码管的选择导通。如图2.2所示：

图2.2 74HC138译码器

2.2.2 驱动芯片74HC273

74HC273是一款高速CMOS器件，74HC273引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC273具有八路边沿触发，D 型触发器，带独立的D输入和Q输出。74HC273的公共时钟（CLK）和主复位（-CLR）端可同时读取和复位（清零）所有触发器。每个D输入的状态将在时钟脉冲上升沿之前的一段就绪时间内被传输到触发器对应的输出（Qn）上。一旦CLR输入电平为低，则所有输出将被强制置为低，而不依赖于时钟或者数据输入。74HC273适用于要求原码输出或者所有存储元件共用时钟和主复位的应用,如下图2.3所示：

图2.3 74HC273

2.2.3数码管显示

下图为共阴极数码管的引脚图，每位的段码线（a,b,c,d,e,f,g,dp）分别与1个8位的锁存器输出相连，由DSP控制器控制组合0－9十个数据，如令其显示1则b,c引脚（即2，3引脚）送高电平，此时数码管显示1。由于各位的段码线并联，8位I/O口输出段码对各个显示位来说都是相同