(完整版)EDA大作业

EDA技术实践报告十进制加法计数器

姓名：**

学号： ********* 专业：电气自动化

班级： 12级自动化二班

日期： 2014.6.20

目录

第1章前言 (1)

1.1摘要 (1)

第2章设计说明 (2)

2.1设计思路 (2)

2.2模块介绍 (2)

2.3真值表 (3)

第3章原理图 (5)

第4章波形仿真图 (10)

第5章管脚锁定及连线 (11)

第6章总结 (13)

第一章前言

本次课程设计介绍了一种基于数字电子技术的十进制加法器实现了如下功能：

1.用四个数码管显示加数与被加数和结果

2.设置加数和被加数。当加数和被加数超过9时显示“E”，计算结果显示为“EE”

3.分别用四个拨码开关控制加数与被加数

4.当加数、被加数超过9时，蜂鸣器报警5秒

EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为实验工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化建、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。

利用EDA技术进行电子系统的设计，具有以下几个特点：1.用软件的方式设计硬件；2.用软件方式设计的系统到硬件系统的转换是由有关的开发软件自当完成的；3.设计过程中可用有关软件进行仿真；4.系统可现场编程，在线升级；5.整个系统可集成在一个芯片上，体积小，功能低，可靠性高。因此，EDA技术是现代电子设计的发展趋势。

1.1摘要

此次设计是十进制加法器，用74238进行加法部分，根据BCD码加法运算规则，当俩数相加的结果小于或等于9时，相加结果与二进制数相加结果一致，当相加结果大于9时，相当于按二进制数相加所得的结果再加6.

当加数或被加数超过九时，数码管显示E，结果显示EE。蜂鸣器报警5秒钟。

关键字：十进制加法器，数码管显示，蜂鸣器报警

第二章设计说明

2.1 设计思路

分别用4个拨码开关设置被加数和加数，加数与被加数输入后分别用比较器与9进行比较。当加数、被加数小于等于9时，比较器输出低电平，输入有效，当加数、被加数大于9时，比较器输出高电平，该输入数无效，置为“E”，此时蜂鸣器报警。使用D触发器与计时器定时5秒钟。使用全加器进行加数与被加数的和，结果用数码管显示。相加结果经过进位及译码处理后用两个数码管显示结果。数码管采用静态显示方式，前两位分别显示被加数、加数，后两位显示相加结果。

2.2模块介绍

1.输入模块：每四个拨码开关控制加数和被加数，一共八个开关。设置范围0~15。输入的加数和被加数分别使用7485与9进行比较。比较后将送到加法模块和数码管中进行运算。若加数或被加数大于9时，AGBO将输出高电平，通过非门，与门和或门输出1110B，七段数码管显示E。并且给蜂鸣模块输送高电位，蜂鸣器报警5秒钟，数码管的结果显示EE。当输入的加数或被加数小于9时，就输出原数。

2.加法模块：把输入的加数与被加数用全加器74283相加，当俩数的相加结果小于9时，相加的结果与二进制相加结果一样；相加的结果大于9时，相当于按二进制数相加所得的结果再加6.因此，首先要把俩个加数被加数做加法运算，运算的结果经过判断决定是否加6。把输出的结果用7485与9相比较，小于等于9直接输出，大于九是再做加6运算，因此还需要一个加法器74238，完成加6的运算输出的结果作为结果的个位。把两个加法器的进位相或所以无论哪一位进位结果的十位都会输出1。

3.蜂鸣模块：触发方式为边沿触发的D触发，再加上一个同步十进制加法计数器74160构成5进制计数器。Q端接741610的ENP、ENT端和蜂鸣器。当D触发器的CLK端接收到一个上升沿后，Q端由0变为1，蜂鸣器开始报警，74160开始计数（时钟频率为1HZ），计数到5（0101）时，给D触发器和74160清零信号，D触发器被清零，Q端变为0，此时虽然CLK保持1，但是上升沿已经过了，故Q端状态不再改变，仍然保持0，

一直等待下次的上升沿，即完成了蜂鸣器报警5s。

2.3真值表

7485真值表

74283真值表74160真值表

D触发器真值表

第三章原理图3.1总原理图

3.2输入模块原理图

3.3加法原理图

3.4蜂鸣模块原理图

第四章波形及仿真

彷真的分别是3+2，8+1，2+15，15+15 当加数或被加数超过9时，蜂鸣器在上升沿处触发，发出警报。

第五章管教锁定及连线

第六章总结

本次EDA课程设计对于PC机上的操作要求较高，在设计初期PC上的软件操作成了设计的最大难题，从另一方面看也极大地锻炼了我的专业软件使用能力。

从设计本身来说内容不是特别难，但是细节方面却成了前期工作难以快速进行的诟病，多谢老师和同学的指导顺利过渡到仿真线路上来，工作进行至此便顺畅许多。

从本次实践看到了自己在专业软件上的不足，这需要长期不断地锻炼来磨就，平时锻炼过少的弊端从这次实践体现出来。希望在以后的学习中多多练习，熟能生巧，练就一手过硬的软件技术。