传感器第二章

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

(d)图形掩膜、曝光
(e)曝光后去掉扩散窗口 (f)腐蚀SiO2后的晶片 胶膜的晶片
(g)完成光刻后去胶的晶片
(h)通过扩散(或离子注入)形成PN结
(i)蒸发/溅射金属
(j) PN 结制作完成
突变结与线性缓变结
(a)突变结近似(实线)的窄扩散结 (b)线性缓变结近似(实线)的
(虚线)
深扩散结(虚线)
2.边界层(空间电荷区和中性区的边界)
• 非本征德拜长度(边界层的宽度):
2
2
LDqNdV TNa q2N kd0 TNa
使用的一种工艺技术。 • 光刻工艺的基本原理是把一种称为光刻胶的高分子有机化合物(由光敏
化合物、树脂和有机溶剂组成)涂敷在半导体晶片表面上。受特定波长 光线的照射后,光刻胶的化学结构发生变化。 • 如果光刻胶受光照(曝光)的区域在显影时能够除去,称之为正性胶; 反之如果光刻胶受光照的区域在显影时被保留,未曝光的胶被除去称之 为负性胶;
• PN结是几乎所有半导体器件的基本单元。除金属-半导体接触 器件外,所有结型器件都由PN结构成。
• PN结本身也是一种器件-整流器。PN结含有丰富的物理知识, 掌握PN结的物理原理是学习其它半导体器件器件物理的基础。
• 由P型半导体和N型半导体实现冶金学接触(原子级接触)所形 成的结构叫做PN结。
利用APCVD淀积SiO2
• 利用APCVD淀积SiO2和掺杂氧化硅。传统上这些膜经常作为层间介 质,保护性覆盖或者表面平坦化。
➢ 用SiH4淀积SiO2:
• 注: 1. 通常用氩气或氮气稀释SiH4(体积百分比2%-10%); 2. 可在450-500℃低温下进行; 3. 优势在于铝连线上作为层间介质隔离ILD的SiO2; 4. 台阶覆盖能力和间隙填充能力都很差。
3. 离子注入技术: • 将杂质元素的原子离化变成带电的杂质离子,在强电场下加速,获得较
高的能量(1万-100万eV)后直接轰击到半导体基片(靶片)中,再经 过退火使杂质激活,在半导体片中形成一定的杂质分布。
离子注入机:
4.外延工艺: • 外延是一种薄膜生长工艺,外延生长是在单晶衬底上沿晶体原来
的短路。
亚0.25μmCMOS剖面
(6)表面钝化
• 热生长SiO2的一个主要优点是可以通过束缚硅的悬挂键,从而降 低它的表面态密度,这种效果称为表面钝化。
① 可防止电性能退化并减少由潮湿、离子或其他外部玷污物引起的 漏电流的通路;
② 可以保护Si免受后期制作中有可能发生的刮擦和工艺损伤;
2. 扩散工艺: 由于热运动,任何物质都有一种从浓度高处向浓度低处运动,使其趋于 均匀的趋势,这种现象称为扩散。 常用扩散工艺: 液态源扩散、片状源扩散、固-固扩散、双温区锑扩散。 液态源扩散工艺:使保护气体(如氮气)通过含有扩散杂质的液态源, 从而携带杂质蒸汽进入高温扩散炉中。在高温下杂质蒸汽分解,在硅片 四周形成饱和蒸汽压,杂质原子通过硅片表面向内部扩散。
光刻胶是涂在硅片表面上的临时材料,仅仅是为了必要图形的 转移,一旦图形经过刻蚀或离子注入,就要被去掉。
• 负胶: • 曝光后不可溶。 • 正胶: • 曝光后可溶。
光刻工艺过程示意图
• 采用硅平面工艺制备PN结的主要工艺过程:
(a)抛光处理后的n型硅晶片 (b)采用干法或湿法氧化 (c)光刻胶层匀胶及坚膜 工艺的晶片氧化层制作
• (1)绝缘栅介质 • 对于MOS技术中常用的重要栅氧结构,用极薄的氧化层做介质材料。
(2)掺杂阻挡 • SiO2可以做选择性掺杂的有效掩蔽层。
(3)ຫໍສະໝຸດ Baidu件保护和隔离
• 硅片表面上生长的二氧化硅可以作为一种有效阻挡层,用来隔离和保 护硅内的灵敏器件。
(4)电容器的绝缘介质材料
(5)作为多层金属互连层之间的介质材料 • SiO2是微芯片金属层间的有效绝缘体,能防止上层金属和下层金属间
• 任何两种物质(绝缘体除外)的冶金学接触都称为结(junction ),有时也叫做接触(contact).
• 由同种物质构成的结叫做同质结(如硅),由不同种物质构成的结叫做 异质结(如硅和锗)。
• 由同种导电类型的物质构成的结叫做同型结(如P-硅和P-型硅、P-硅和 P-型锗),由不同种导电类型的物质构成的结叫做异型结(如P-硅和N硅、P-硅和N-锗)。
• 因此PN结有同型同质结、同型异质结、异型同质结和异型异质结之分。 • 广义地说,金属和半导体接触也是异质结,不过为了意义更明确,把它
们叫做金属-半导体接触或金属-半导体结(M-S结)。
半导体工艺
• 1.氧化工艺: 1957年人们发现硅表面的二氧化硅层具有阻止杂质向硅内扩散的作用。 这一发现直接导致了硅平面工艺技术的出现。 在集成电路中二氧化硅薄膜的作用主要有以下六条: (1)绝缘栅介质; (2)杂质阻挡; (3)器件保护和隔离; (4)电容器的绝缘介质材料; (5)作为多层金属互连层之间的介质材料; (6)表面钝化。 硅表面二氧化硅薄膜的生长方法:热氧化和化学气相沉积方法。
晶向向外延伸生长一层薄膜单晶层。 • 外延工艺可以在一种单晶材料上生长另一种单晶材料薄膜。 • 外延工艺可以方便地可以方便地形成不同导电类型,不同杂质浓
度,杂质分布陡峭的外延层。 • 外延技术:汽相外延、液相外延、分子束外延(MBE)、热壁外
延(HWE)、原子层外延技术。
5. 光刻工艺: • 光刻工艺是为实现选择掺杂、形成金属电极和布线,表面钝化等工艺而
2.1 热平衡PN结
2.1.1 PN结空间电荷区
(a)在接触前分开的P型和N型硅的能带图
(b)接触后的能带图
2.1.2 电场分布与电势分布
• 1.中性区
• n型中性区: • p型中性区:
• n型与p型中性区之间的电位差为:0npkq 0TlnNn aN i2 d
• 称为内建电势差或扩散电势差。
• 从费米能级恒定观点来看,热平衡pn结具有统一费米能级。 • 形成pn结之后,n区费米能级和p区费米能级统一。
EFn EFpk0TlnNn dN i2 aq 0
• 可见,q 0 是热平衡时电子从 N区进入到P区、空穴从P区 进入到N区需要跨越的势垒 高度。
• 由于这个原因,也把空间电 荷区称为势垒区。
相关文档
最新文档