信号储存与回放

一．实验项目名称

信号存储与回放

二．实验目的

设计并制作一个数字化信号存储与回放系统。

三．实验要求

1. 信号频率约为30Hz,波形为单极性正弦波和三角波，Vpp～4V；

2. ADC：采样频率fs=4kHz，字长=8位；

3. 信号存储时间≥4秒；

4. DAC：转换频率fC=4kHz，字长=8位；

5. 示波器观察，回放波形无明显失真；

6. 回放方式：直通方式（采集数据后直接回放，不存储）、单次回放、循环回放；

7. 具有采集完成指示；

8. 数据编码：4位DPCM（1位符号，3位数据）。

9. 计算对Vpp为5V单极性正弦波，4位DPCM编码，不失真的信号最大频率。

四．实验设备与元器件

Quartus II软件1套

FPGA 1套

函数信号发生器1台

五．项目背景

5.1脉冲编码调制—PCM

脉冲编码调制(pulse code modulation，PCM)是概念上最简单、理论上最完善的编码系统，是最早研制成功、使用最为广泛的编码系统，但也是数据量最大的编码系统。下图为PCM系统的原理框图：

图中，输入的模拟信号m(t)经抽样、量化、编码后变成了数字信号(PCM 信号)，经信道传输到达接收端，由译码器恢复出抽样值序列，再由低通滤波器滤出模拟基带信号m(t)。

通常，将量化与编码的组合即为模/数变换器（A/D 变换器)；而译码与低通滤波的组合即为数/模变换器(D/A 变换器)。前者完成由模拟信号到数字信号的变换，后者则相反，即完成数字信号到模拟信号的变换。

PCM 在通信系统中完成将语音信号数字化功能。根据CCITT 的建议，为改善小信号量化性能，采用非均匀量化，有两种建议方式，分别为A 律和μ律方式，我国采用了A 律方式，由于A 律压缩实现复杂，常使用 13 折线法编码,采用非均匀量化PCM 编码。

5.2增量调制(△M)

增量调制是脉冲编码调制的一种特殊形式，即1比特量化的差值脉码。在PCM 系统中，将信号抽样值编为多位二进制码。为提高编码质量，要增加码长，导致设备复杂。而增量调制每次抽样只用一位二进制码表示，它表示了相邻样值

抽样

量化

编码

信道

干扰

m(t

m s (t

m sq (t)

A/D 变换

译码

低通滤波

m sq (t)

m(t)

的增减变化，这样，编码设备十分简单。

首先，根据信号的幅度大小和和抽样频率确定阶梯信号的台阶。在抽样

时刻，比较信号和前一时刻的阶梯波形取值，其中:

1 如果，则用上升一个台阶表示，此

时编码器输出"1"码;

2 如果，则用下降一个台阶表示，此

时编码器输出"0"码。

下次编码按上述方法将与比较，使之上升或下降一个台阶

电压去逼近模拟信号。如果抽样频率足够高，台阶电压足够小，则阶梯波形近似为m(t)，而上升台阶和下降台阶的二进制代码分别用"1"和"0"表

示。这个过程就是增量编码。如图所示的模拟信号m(t)采用增量调制编码编出

的二进制代码为:01010111111100011。

增量调制信号的译码器可由一个积分器来实现，如图 (a)所示,当积分器的输入为"1"码时(即输入为脉冲电压),就以固定斜率上升一个(等于), 当积分器的输入为"0"码时(即输入为脉冲电压),就以固定斜率下降一个。

积分器输出虽已接近原来模拟信号，但往往含有不必要的高次谐波分量，故需再经低通滤波器平滑，这样，就可得到十分接近模拟信号的输出信号。

5.3 DPCM 编码

DPCM 编码,简称差值编码，是对模拟信号幅度抽样的差值进行量化编码的调制方式。这种方式是用已经过去的抽样值来预测当前的抽样值，对它们的差值进行编码。差值编码可以提高编码频率，这种技术已应用于模拟信号的数字通信之中。

对于有些信号(例如图像信号)由于信号的瞬时斜率比较大，很容易引起过载，因此，不能用简单增量调制进行编码，除此之外，这类信号也没有像话音信号那种音节特性，因而也不能采用像音节压扩那样的方法，只能采用瞬时压扩的方法。但瞬时压扩实现起来比较困难，因此，对于这类瞬时斜率比较大的信号，通常采用一种综合了增量调制和脉冲编码调制两者特点的调制方法进行编码，这种 编码方式被简称为脉码增量调制，或称差值脉码调制，用DPCM 表示。

这种调制方式的主要特点是把增量值分为多个等级，然后把个不同等级的增量值编为二进制代码再送到信道传输，因此，它兼有增量调制和PCM 的各自特点。

经过DPCM 调制后的信号，其传输的比特率要比PCM 的低，相应要求的系统传输带宽也大大地减小了。此外，在相同比特速率条件下，DPCM 比PCM 信噪比也有很大的改善。与ΔM 相比，由于它增多了量化级，因此，在改善量化噪声方面优于ΔM 系统。DPCM 的缺点是易受到传输线路上噪声的干扰，在抑制信道噪声方面不如ΔM。

六． 实验原理 电路示意图

存储器

DAC

解码器

DPCM

编码

ADC

控制器

七．实验内容及步骤

1）按照实验要求中：采样频率fs=4KHz以及转换频率fc=4KHz 所以采用系统时钟1MHz进行250分频。

2）配置ADC以及DAC，实现直通功能来检测配置是否正确。3）生成RAM模块，编写编码解码模块。

4）编写存储第一个8位数模块。

5）模块级联，测试功能。

八．实验过程

8.1顶层设计

8.2输入输出模块

输入

Clk-系统时钟 wr-clr编码器相关寄存器清零Start—数据采集使能 rd_clr译码器相关寄存器清零Outen—输出使能 TLC5510 8位并行AD输入