数字电子时钟时间调整的控制模块设计
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《数字电子技术课程设计》报告
-----数字电子时钟时间调整的控制模块设计专业电子信息科学与技术
班级1211
姓名
学号
指导老师
2014 年月日
目录
一、课题简述
1.1课题名称---------------------------------4 1.2课程设计目的-----------------------------4 1.3实验任务---------------------------------4 1.4课程设计要求-----------------------------4
1.5可选主要元器件---------------------------4
二、设计方案概述
2.1方案一设计原理---------------------------4 2.2方案二设计原理---------------------------5
2.3实验方案的比较以及确定-------------------6
三、各功能单元电路设计与仿真
3.1时钟信号震荡电路-------------------------6 3.2秒脉冲产生信号---------------------------8 3.3小时计数电路-----------------------------8 3.4分钟计数电路-----------------------------9 3.5秒钟计数电路-----------------------------9 3.6校时电路--------------------------------10
3.7译码显示电路----------------------------11
四、数字钟整体电路连接图与仿真
4.1数字钟整体电路连接图--------------------12 4.2总体电路仿真图--------------------------12
五、总结
5.1课题设计情况总结------------------------13
5.2设计心得与体会--------------------------14
六、参考文献及其他
6.1器件清单--------------------------------14 6.2软件------------------------------------15 6.3参考书籍及资料--------------------------15
一、课题简述
1.1课题名称:
《数字电子时钟时间调整的控制模块设计》
1.2课程设计目的
(1)增强对数字电子技术及其相关知识的了解与掌握
(2)学习multisim 等相关软件的使用方法
(3)具备简单电路设计的能力
(4)通过查阅手册和文献资料,熟悉常用电子器件的类型和特性,并掌握合理选用元器件的原则
(5)运用刚刚学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。
(6)完成一个实际的电子产品;进一步提高分析问题、解决问题的能力
(7)学会撰写课程设计报告
(8)培养实事求是,严谨的工作态度和严肃的工作作风.
1.3实验任务
利用计数器,555定时器等设计一个实现数字电子时钟时间调整功能的电路模块,要求要有原理电路,EDA仿真。
1.4课程设计要求
利用两个按键实现时间调整控制,其中第一个按键实现调整选择控制,若不按下则自动计时,按下一次则调整小时数值,按下两次则调整分钟数值,按下三次则再回到自动计时状态,第二个按键实现数值调整功能,在调整小时或者分钟数值时,每按下一次则其数值状态自动加1.
1.5可选主要元器件
移位寄存器74LS194,带三台输出反相器74LS240,3线-8线译码器/分配器74HC138,555定时器,计数器74160等。
二、设计方案概述
2.1方案一设计原理
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一
般用555构成的振荡器加分频器来实现。石英振荡器产生震荡信号送到分频器,分频后将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计数器,可以实现一天24h 的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位LED 显示器显示出来。校时电路是来对“时、分、秒”显示 进行校对调整。其数字电子钟系统框图如下:
图一 数字电子钟系统框图 2.2方案二设计原理
数字钟实际上是一个对标准频率(1HZ )进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ 时间信号必须做到准确、稳定,通常使用石英晶体振荡器电路构成。一个用来计“时”“分”“秒”的数字钟,主要由六个部分构成。其整体设计
显示器时十位
译码器时
十位
显示器时个位
译码器时个位
显示器分十位
译码器分十位
计数器时十位
时计数器时个位
计数器分十位
时钟校准
显示器分个位
显示器秒十位
显示器秒个位
译码器分个位
译码器秒十位
译码器秒个位
计数器分个位
计数器秒十位
计数器秒个位
振荡器
分频器 秒脉冲