综合电路设计(数电、模电)

一．变量译码器应用电路设计

图1.1

变量译码器它是将输入端的数码转换为输出端的某一路有效。如图1.1所示电路，开关J1拨到右边对应输入端为低电平；拨到左边时为高电平。当74LS138的端口G1,G2A,G2B分别对应输入为高电平，低电平，低电平时，C,B,A三个端口的输入为（000-111）时，对应X8-X1的灯熄灭。

图1.2

图1.3

图1.2为74LS138构成的数据多路分配器的电路图。译码器的输出端与输入端的最小项表达式有关，通过切换J1开关来改变C,B,A的状态，当CBA从（000-111）变化时，通过图1.3安捷伦示波器的波形可以看出其对应的端口（D0-D7）的变化，也可以将输入的数据多路分配到不同的电路中。

二．抢答器设计

图2.1

2.1为多路抢答器的仿真电路。将锁定解除开关J2打向高电平，此时锁存器处于直通状态，改变J1的状态时，数码管的值不会发生变化。将锁定解除开关J2拨到低电平，此时数码管全暗状态，电路处于等待抢答状态，改变输入状态，再切换回原来状态，修改其他输入端状态，这是数码管仅显示最先变化输入状态的输入端代码。在进行下一轮抢答时，将锁定解除开关J2打向高电平，然后再回到低电平，电路再次处于等待抢答状态。