实验_六计数、译码和显示电路(Y)

时序电路的特点：
（1）含有具有记忆元件（最常用的是触发器）
（2）具有反馈通道。
时序逻辑电路的设计方法
计数wenku.baidu.com的实现步骤
1、确定计数器时序并绘制状态图。 2、次态表。从状态图推导次态表。 3、触发器转换表。给出每个转换所需要的触发器输入，转 换表与所选触发器类型有关。 4、根据转换表写出触发器输入的卡诺图，每个触发器的输 入都有一个卡诺图。 5、根据卡诺图写出触发器输入的逻辑表达式，画出逻辑电 路图。
2016/11/20
24
化简和自启动检查
Q3Q2 Q1 0 1 00 0 0 01 1
Q3n+1
11 1 1
10 0
Q3Q2 Q1 0 1
00 0 1
01 1
Q2n+1
11 0 1
10 0
Q3Q2 Q1 0 1
00 1 1
01 1
Q1n+1
11 0 0
10 0
Q3Q2 Q1 0 1
① 写出 S7-1 的二进制代码 ② 写出反馈置数函数 ③ 画电路图 & 1 CP CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO CR LD D0 D1 D2 D3 1 S7-1 = S6 = 0110 LD = Q2 Q1
方案 2： 用 “160” 的后七个状态 0011 ~ 1001 实现七进制计数。 计数顺序 计 数 器 状 态 进位输出 Q3 Q2 Q1 Q0 CO 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 取 D3 D2 D1 D0 = 0011 LD = Q3 Q0
Cr
1
CP
ABCD
Cr
0
CP
1. 集成同步十进制计数器 CT74LS160 和 CT74LS162 1. CT74LS160 和 CT74LS162 Q0 Q1 Q2 Q3
CTT CTP CT74LS160 CO CT74LS162 CR LD D0 D1 D2 D3 CP
CR LD
正如“161”与“163”一样，“160”与“162”的 差别是：“ 160”为异步置 0，“ 162”为同步置 0 ； “160”与“162”的管脚以及其他功能完全相同。
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
CR LD D0 D1 D2 D3 1 1
1 1 0 0
&
QA QB QC QD S 1 74LS160（2） S
2
1 1
LD
QA QB QC QD S1
2
LD
QCC 74LS160（1） S
1
CP
ABCD
Cr
CP A B C D
Cr
0
CP
讨论总结
讨论总结
(1)利用同步置数功能构成 N 进制计数器时， CT74LS160 ~ CT74LS163 的用法相同。利用置 0 功能构成 N 进制 计数器时，需注意 CT74LS160(161)为异步置 0， CT74LS162(163)为同步置 0，因此确定反馈函数的计 数状态不同 。
abcdefg
LT
abcdefg
LT
74LS48（2）IB/YBR
A0 A1 A2 A3
IBR
1
74LS48（1）IB/YBR
1
A0 A1 A2 A3
IBR
&
QA QB QC QD S 1 74LS160（2） S
2
1 1
LD
QA QB QC QD S1
2
LD
QCC 74LS160（1） S CP A B C D
22
设计一个模6的同步计数器，计数规则为逢六进一，产生一 个进位输出 1
建立原始状态图
状态分配
Q3n 0 0 0 1 1 1
2016/11/20
这个例子用另外一种设计 方法.
状态图
2
二进制状态。
CP 0 1 2 3 4 5
Q2n 0 0 1 1 1 0
Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 1 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0 0 1
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动
011
25
完成电路设计-方法一，选用D触发器
Q3 Q2
n +1 n +1
=Q
n 2
= Q1n = Q3n
Q1
◆ ◆ ◆
CR LD
逻辑符号形式一样。 输入端用法一样。 “160(162)”输出 1 位 8421BCD 码；
“161(163)”输出 4 位二进制数。
CT74LS160(162) 的计数态序表 计数 计 数 器 状 态 顺序 Q3 Q2 Q1 Q0
0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
实验六 计数、译码和显示电路
• 一、实验目的 • 1. 进一步学习译码器和七段显示器的使用方法； • 2. 提高综合实验技能； • 3.掌握构成六十进制计数、译码和显示电路。 • 二、设计任务与要求 • 1 .基本设计任务与要求。 （1） 用中规模集成电路，设计一个六进制计数器。 （2） 用中规模集成电路，设计一个十进制计数器。 （3） 设计一个六十进制计数、译码和显示电路。 （4）设计一个时间计数器，具有分钟和秒计时功能的计数器。
③ 画电路图
& 1 CP CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO CR LD D0 D1 D2 D3 1 × ×× ×
方法之二：利用同步置数功能实现。
方案 1：设计数器从 Q3 Q2 Q1 Q0 = 0000 状态开始计数， 因此，取 D3 D2 D1 D0 = 0000。
n +1
=Q +Q Q
n 3 n 2
n 1
D3 = Q 2 D 2 = Q1 D1 = Q 3 + Q 2 Q 1 = Q 3 Q 2 Q 1
Q1
n +1
改变
n n Z = Q3 Q2
如果选择D 触发器
与D触发器的特性方程的形式一致。
26
完成电路设计-方法二，选用JK触发器
n = Q2 Q1 n +1 Q2 = Q1n
CT74LS161(163) 的计数态序表
2. 集成十进制计数器应用举例 [例] 试用 CT74LS160 构成七进制计数器。 解： 方法之一：利用异步置 0 功能实现。 2.集成 十进制计数器应用举例 ① 写出 SN 的二进制代码 S7 = 0111 CR = Q2 Q1 Q0
② 写出反馈置数函数
二 、实验原理
1.计数器 74LS160为十进制计数器。 2.译码器 74LS48型号芯片为BCD码七段译码器，译码器输 入为二进制码，经译码后，输出端分别与七段显示 器的输入端相对应。本译码器为驱动共阴数码管。 3. 显示器 采用七段发光二极管显示器。
五、实验内容与步骤
1.六十进制计数、译码和显示逻辑电路 2.可选下列之一 （1）作一二位扫描显示电路 （2）作一四位扫描显示电路 按照电路图接线，检查实验电路接线无误之后接 通电源。 • 3. 分析实验中出现的故障原因，并总结排除故 障的收获。 • 4.以函数信号发生器提供1-2Hz的计数脉冲
输出 1
23
根据状态表构建Q
CP 0 1 2 3 4 5
Q3Q2 Q1 0 1 Q3Q2 Q1 0 1 00 0 0 01 1
n+1
和输出Z的卡诺图
Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 1 1 1
11 1 1
0 0 1 1 1 0
10 0
0 1 1 1 0 0
Q3
n +1
n +1
n n = Q3n + Q2 Q1
+ n n n n n = Q2 Q3n 1 = Q2 (Q3n + Q3n ) = Q2 Q3n + Q2 Q3 n +1 n n n n = Q1n = Q1n (Q2 + Q2 + Q1n Q2 Q2 ) = Q1n Q2 + n n n n Q1n 1 = Q3n + Q2 Q1 = Q3n (Q1n + Q1n ) + Q2 Q1
0 0 1 1 1 0
0 1 1 1 0 0
1 1 1 0 0 0
Q3Q2 Q1 0 1
0 0 0 0 0 1
00 0 1 01 1
Q2n+1
11 0 1
10 0
Q3n+1
00 1 1
01 1
Q1n+1
11 0 0
10 0
Q3Q2 Q1 0 1
00 0 0
01 0
Z
11 0 0
10 1
CT74LS160 与 CT74LS162 的功能表 输 入 输 出 CT74LS160 CR LD CTP CTT CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO 0 × × × × × × × × 0 0 0 0 0 异步置 0 1 0 × × d3 d2 d1 d0 d3 d2 d1 d0 CO = CTT· Q3 Q0 1 1 1 1 CO = Q3 Q0 ×××× 计 数 1 1 0 × × ×××× 保 持 CO = CTT· Q3 Q0 1 1 × 0 × ×××× 保 持 0 输 入 输 出 CR LD CTP CTT CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CT74LS162 0 × × × × × × × 0 0 0 0 0 同步置 0 1 0 × × d3 d2 d1 d0 d3 d2 d1 d0 CO = CTT· Q3 Q0 1 1 1 1 CO = Q3 Q0 ×××× 计 数 1 进位输出 1 0 × CO = CTT· Q3 Q0 × × × ×9 × 保 持 CO 在输入第 个脉冲时为高 1 1 × 0 10 × 个脉冲时输出下降沿。 ×××× 保 持 0 电平，在输入第
(2)利用反馈置 0 或反馈置数法只能实现模 N 小于 计数器模 M 的 N 进制计数器。 (3)CT74LS160(162)输出的是 8421BCD 码， 其最大模为 10。CT74LS161(163)输出的 是4 位二进制码，其最大模为 16。
4.数据选择器（实现扫描功能）
(1)逻辑表达式的推导 总共有9 个输入：Q0-Q3，Q’0-Q’3，S。4 个输出： Y0-Y3 数据选择器的功能如下： 当S=0 时，Y0-Y3 分别为Q0-Q3 当S=1 时，Y0-Y3 分别为Q’0-Q’3 那么容易推出：
157四2选1数据选择器
使用同一个数码显示，这里我们采用了74ls157数据选择 器作为选择输出端，利用较高的频率交替显示十位和个 位，达到同一个管子上显示，与此同时，和段选择端同 步，分开个位和十位的显示
功能表
同步计数器的设计 时序逻辑电路的基本概念
一、 时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决于当 时的输入信号，还与电路的原状态有关。
计数 计 数 器 状 态 顺序 Q3 Q2 Q1 Q0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0