FPGA器件XCS40XL及其在多画面处理器中的应用

-41-●新特器件应用

FPG A器件XCS40X L及其在多画面处理器中的应用

解放军广州通信学院黄再银

FPGA Device XCS40X L and It’s A pp lication I n Picture Multi p lexer

Huan g Z ai Y in

摘要:FPG A器件XCS40X L是X ilinx公司推出的低价格、高性能现场可编程门阵列,文中详细讨论了XCS40X L中三大模块(C LB、IO B、布线通道)的结构和功能,同时给出了XCS40X L器件在多画面处理器中的应用情况。

关键词:现场可编程门阵列;逻辑模块;FPG A;XCS40X L

分类号:T N79+.1文献标识码:B文章编号:1006-6977(2003)02-0041-04

FPG A器件XCS40X L及其在多画面处理器中的应用

1XCS40X L的主要特点

现场可编程门阵列(F ield Pro g ramm able G ate Ar2 ra y简称FPG A)是80年代中期发展起来的可编程器件,与传统逻辑电路和门阵列(如PAL、G AL及CP LD 器件)相比,FPG A不受“与-或”阵列在结构上的限制以及触发器和I/O端在数量上的限制。它可以通过器件内部的逻辑单元以及它们之间的连接来构成任何复杂的逻辑电路,因而更适合于实现多级逻辑功能之间,同时,该器件还具有更高的密度和更大的灵活性,因而是目前数字电路或系统的首选器件之一。FPG A器件采用CM OS-SRAM工艺制作,电路结构为逻辑单元阵列形式,每个逻辑单元均可编程。FPG A的逻辑功能是通过向内部静态存储器单元加载编程数据来实现的。由于编程数据一般存储在器件内部的静态随机存储器中,因而在停电后,这些编程数据便会丢失,这就要求每次开始工作时都需要重新装载编程数据。FPG A的这种结构允许无限次的编程。XCS40X L是X ilinx公司推出的低价格、高性能的FPG A,其主要特点如下:

●系统门数高达40000门,其逻辑单元数目达1862个,C LB矩阵数为784;

●触发器个数为2016,可用的最大I/O口数目为224个,因此,系统资源极其丰富;

●带有片上可编程分布式RAM,最多可编程的RAM Bit可达25088位;

●具有分布式算术逻辑单元,可以支持分布式DSP运算;

●支持Alliance C ord及系统集成;

●工作电压为3.3V。

2XCS40X L的结构

XCS40X L的结构如图1所示,由图可见,该器件主要由可编程逻辑模块(C onfi g urable Lo g ic Block) C LB、输入输出模块(In p ut/Out p ut Block)IO B、布线通道(R outin g Channel)等3个部分组成。C LB是实现各种逻辑功能的基本单元,包括组合逻辑、时序逻辑、RAM及各种运算功能,XCS40X L一共包含有784个C LB,它们以28×28的阵列形式分布在其中。IO B是芯片外部数据与内部数据进行交换的接口,通过编程可将I/O引脚设置成输入、输出或双向等不同的功能,通常IO B分布在芯片的四周。C LB之间的空隙部分为布线通道,其作用是给C LB和IO B的输入输出提供互连路径。每个模块的功能均可通过对内部SRAM的编程来确定,存储在SRAM中的编程数据可用于决定XCS40X L的功能。

下面具体介绍XCS40X L的C LB、IO B和布线通道三部分的结构和原理。

2.1C LB的结构

XCS40X L的绝大多数逻辑功能均来通过C LB 可实现。图2所示是XCS40X L器件的简化C LB方框图。

由图2可知,C LB主要由三个用来产生逻辑函数的查找表(Look-U p T able,简称LUT)、两个D触发器及两组数据选择器A和B组成,其中两个由16×1存储单元构成的查找表(F-LUT和G-LUT)可实现4变量的逻辑函数发生器,其输入分别为F1～F4和G1～G4,输出分别为F、G,其输出为4输

-42-

《国外电子元器件》2003年第2期2003年2月

图1XCS40X L 的方框图

入变量的任意组合逻辑函数。而3输入变量的逻辑函数发生器(H -LUT )可产生3输入变量的任意组合逻辑函数,它的两个输入变量G 、F 受可编程数据选择器控制,并可由G-LUT 和F -LUT 输出或者直接由C LB 的外部输入。

H -LUT 的第三个输入始

终来自C LB 的外部输入H1,由此可见,经过3个LUT 的两级组合,在H 端即可实现多达9个变量的任意组合逻辑函数。

每个C LB 包含两个存储逻辑函数发生器输出的D 触发器。通过4选1数据选择器,触发器的输入既可选择F -LUT 或G-LUT 的输出,也可选择H -LUT 的输出,还可直接选择C LB 的外部输入DIN 。这两个D 触发器可共用一个时钟信

号CK 及使能信号EC ,它们的异步置

位/复位信号也可以共用一个C LB 内部控制信号。C LB 除了可以实现一般的组合逻辑功能和时序逻辑功能外,其F -LUT 和G-LUT 还可作为分布式RAM 使用,当它们作为RAM 使用时,可以有两种RAM 编程模式:单口RAM 或双口RAM 。其中在单口模式下,一个

C LB 可编程设定为16×1、(16×1)×2或32×2位RAM 阵列;而在双口模式

下,一个C LB 只能设定为16×1的RAM 阵列,有关分布式RAM 的具体操作请参考有关文献1]

。2.2IO B 的结构原理

IO B 是XCS40X L 外部封装引脚

和内部逻辑间的接口电路,每个IO B 对应一个封装引脚,通过向IO B 有关的编程数据存储单元中写入不同的数据,即可将它们的引脚定义成输

入、输出和双向功能。IO B 的输入信号可编程设定为直接送往内部的布线

通道(图中经过I1、I5)或者送往输入寄存器。输入寄存器可编程设定为边沿触发器或锁存器;XCS40X L 可选择是否插入二个或一个延迟单位、或者不插入

图2XCS40X L C LB 的简化逻辑图