第三章讲义 集成逻辑门
合集下载
数字电路讲义 第三章
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS Complementary Metal-Oxide-Semiconductor TTL 即即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
E
B UBE(sat) iB ≥ IB(sat) E C
三极管 截止状态 等效电路
UCE(sat)
三极管 饱和状态 等效电路
EXIT
逻辑门电路
开关工作的条件
截止条件 uBE ＜ Uth 可靠截止条件为 uBE ≤ 0
VCC U CE(sat) RC VCC RC
饱和条件
iB ＞ IB(Sat)
逻辑门电路
[例] 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。
A 3.6 V 0.3 V
逻辑0 (a)
逻辑1
O Ya t
(b)
解：图(a)中，RI = 300 < ROFF 800 相应输入端相当于输入低电平， O 也即相当于输入逻辑 0 。 Yb 不同因此 TTLY 系列， R R 不同。 ON、 OFF UOH 。 a 输出恒为高电平 图(b)中，RI = 5.1 k > RON 3 k 相应输入端相当于输入高电平， O 也即相当于输入逻辑 1 。 Yb A 1 A 因此，可画出波形如图所示。
0. 3 O
t
EXIT
逻辑门电路
二、三极管的动态开关特性
集成逻辑门电路PPT课件
2021/5/8
27
3.双极型三极管的开关电路
用NPN型三极管取代下图中的开关S，就得到了三 极管开关电路。
2021/5/8
28
3.双极型三极管的开关电路
当vI为低电平时，三极管工作 在截止状态（截止区），输出
高电平vO VCC 。
当vI为高电平时，三极管工作 在饱和导通状态（饱和区）， 输出低电平vO 0V（VCES ）。
从制造工艺方面来分类，数字集成电路可分为双极 型、单极型和混合型三类。
2021/5/8
4
3.2 半导体二极管门电路 3.2.1正逻辑与负逻辑
在数字电路中，用高、低电平来表 示二值逻辑的1和0两种逻辑状态。
获得高、低电平的基本原理电路如 图表示。开关S为半导体二极管或 三极管，通过输入信号控制二极管 或三极管工作在截止和导通两个状 态，以输出高低电平。
三极管相当一个受vI控制的开关
2021/5/8
29
双极型三极管的开关等效电路
截止状态
2021/5/8
饱和导通状态
30
4. 双极型三极管的动态开关特性
在动态情况下，亦即三极管在截止与饱和导通两种 状态间迅速转换时，三极管内部电荷的建立和消散 都需要一定的时间，输出电压的变化滞后于输入电 压的变化，这种滞后现象是由于三极管的b-e间、ce间都存在结电容效应的原因。
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2021/5/8
10
2. 二极管的伏安特性-二极管的单向导电性 正极-P极
最新2019-第3章 集成逻辑门-PPT课件
逻辑0和1： 电子电路中用高、低电平来表示。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管与门
分立元件门电路
+VCC(+5V)
AB
Y
R
00
0
5V
D1
A
3kΩ
Y
01
0
D2
10
0
0V B
11
1
uA uB
0V 0V
uY
0 .7 V
D1 D2 导通 导通
0V 5V
+VCC(+5V)
A B
T1
T2
T3
T4 Y A D1
R1 3kΩ
R3
R5
T5
B D2
b1 D3 c1
360Ω 3kΩ
TTL与非门电路
T1 的等效电路
功能表
uA uB
uY
0 .3 V 0 .3 V
3 .6 V
0 .3 V 3 .6 V
3 .6 V
3 .6 V 0 .3 V
3 .6 V
3 .6 V 3 .6 V
AB Y
00 0 01 1 10 1 11 1
Y=A+B
A ≥1
Y B
3、三极管非门
+5V
A
Y
1kΩ
0
1
4.3kΩ
Y
1
0
A
β =30 A
1
Y
电路图
逻辑符号
①uA＝0V时，三极管截止，iB＝0，iC＝0， 输出电压uY＝VCC＝5V ②uA＝5V时，三极管导通。
三极管工作在饱和状态。输出电压uY＝ UCES＝0.3V。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管与门
分立元件门电路
+VCC(+5V)
AB
Y
R
00
0
5V
D1
A
3kΩ
Y
01
0
D2
10
0
0V B
11
1
uA uB
0V 0V
uY
0 .7 V
D1 D2 导通 导通
0V 5V
+VCC(+5V)
A B
T1
T2
T3
T4 Y A D1
R1 3kΩ
R3
R5
T5
B D2
b1 D3 c1
360Ω 3kΩ
TTL与非门电路
T1 的等效电路
功能表
uA uB
uY
0 .3 V 0 .3 V
3 .6 V
0 .3 V 3 .6 V
3 .6 V
3 .6 V 0 .3 V
3 .6 V
3 .6 V 3 .6 V
AB Y
00 0 01 1 10 1 11 1
Y=A+B
A ≥1
Y B
3、三极管非门
+5V
A
Y
1kΩ
0
1
4.3kΩ
Y
1
0
A
β =30 A
1
Y
电路图
逻辑符号
①uA＝0V时，三极管截止，iB＝0，iC＝0， 输出电压uY＝VCC＝5V ②uA＝5V时，三极管导通。
三极管工作在饱和状态。输出电压uY＝ UCES＝0.3V。
模电集成逻辑门电路
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MOS 管构成的逻辑门电路。
CTMT按LO功即S 能即T特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
中规模集成电路(MSI-Medium Scale Integration)，每 片组件内含100~1000个元件(或20~100个等效门)。
大规模集成电路(LSI-Large Scale Integration)， 每片 组件内含1000~100 000个元件(或100~1000个等效门)。
超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以上等效门)。
3.1.1三极管的开关特性
⒈ 静态开关作用
ube
ubc
ui
截止 反偏 反偏， iB＝iC ＝0，开关断开。 10K
( 集 射极间近似于断路)
放大 正偏 反偏， iC ＝ βiB， 线性放大。
饱和 正偏 正偏， iB >IBS ， 开关闭合。
( uCE 0.1 ~ 0.3V ,集 射极间近似于短路)
t
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称
为三极管关断时间。 通常
toff > ton
t 开通关常时工间作主频要率由不于高电时，
荷可存忽储略效开应关引时起间，要而提工高作
开频关率速高度时，必须降考低虑三开极关
管速饱度和是深否度合，适加，速否基则区导存致
3第三章讲义集成逻辑门
二极管的稳态开关特性
二极管伏安特性
iDIseqD v /kT 1
理想二极管开关特性 二极管特性折线简化
Vi<Vth时，二极管截止，iD=0。 Vi>Vth时，二极管导通。
二极管的瞬态开关特性
理想二极管开关特性
二极管瞬态开关特性
2、三极管的开关特性
NPN 型三极管截止、放大、饱和 3 种工作状态的特点
4
PN结
• 在PN结上外加一电压 ，如果P型一边接正极 ，N型一 边接负极，电流便从P型一边流向N型一边，空穴和电 子都向界面运动，使空间电荷区变窄，甚至消失，电 流可以顺利通过。
• 如果N型一边接外加电压的正极，P型一边接负极，则 空穴和电子都向远离界面的方向运动，使空间电荷区 变宽，电流不能流过。这就是PN结的单向导电性。
– （PN junction）
PN结
• 在 P 型半导体中有许多带正电荷的空穴和带负电荷的 电离杂质。在电场的作用下，空穴是可以移动的，而 电离杂质（离子）是固定不动的 。
• N 型半导体中有许多可动的负电子和固定的正离子。 • 当P型和N型半导体接触时，在界面附近空穴从P型半
导体向N型半导体扩散，电子从N型半导体向P型半导 体扩散。空穴和电子相遇而复合，载流子消失。因此 在界面附近的结区中有一段距离缺少载流子，却有分 布在空间的带电的固定离子，称为空间电荷区 。 • P 型半导体一边的空间电荷是负离子 ，N 型半导体一 边的空间电荷是正离子。正负离子在界面附近产生电 场，这电场阻止载流子进一步扩散 ，达到平衡。
– 必须说明，当加在二极管两端的正向电压很小时，二极管仍然不能导通， 流过二极管的正向电流十分微弱。只有当正向电压达到某一数值（这一数 值称为“门槛电压”，锗管约为0.2V，硅管约为0.6V）以后，二极管才能 直正导通。
第3章集成逻辑门
开关特性曲线
(a)
(b)
(c)
(a)为实际特性，（b)为理想特性，（c)为折线化近似特性
从特性曲线可知，二极管的电压与电流关系是非线性的。其正、 反向特性如下：
正向特性
1． 正向特性
门槛电压( Vth又称阈值电压): 使二极管开始导通的正向电压,有时又称为导通电压,对于硅
二极管Vth≈0.6~0.7 V，锗二极管Vth≈0.2~0.3 V。
当 vI=0 时 ， 由 于 VREF2>VREF1 ， 则 D1 截止，D2导通，A点 电位为:
当vI≤VA时，D1截止，D2导通，输出vO≈VA，由D1实现下限 限幅，限幅电平为VA。
当vI≥VREF2时，D1导通，D2截止，输出vO≈VREF2，由D2实 现上限限幅，限幅电平为VREF2。
当VA＜vI＜VREF2时，D1导通，D2导通，输出vO≈vI。
串联限幅电路是利用二极管的截止状态起限幅作用。下 图为三种典型限幅电路，其中VREF为限幅电平。
限幅电平为VREF1的串联下限幅
当vI>VREF1，则D导通，vo=vI 当vI<VREF1，则D截止，vo=VREF1
串联双向限幅
双向限幅工作波形 如图所示。设图中， 限幅电平VREF2>VREF1。
☆ 由于反向电压超过某个极限值将使反向电流突然猛增，致 使二极管被击穿（通常将该反向电压极限值称为反向击穿电 压UBR），一般不允许反向电压超过此值。
瞬态开关特性
二、二极管瞬态开关特性
二极管瞬态开关特性即动态特性： 二极管的动态特性是指二极管在导通与截止两种 状态转换过程中的特性，它表现在完成两种状态之间的转换需要一定的时间。过渡过 程工作波形如下图所示。
3 集成逻辑门电路 共151页PPT资料
i
IF O IR
0.1I R
t
tS
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
二极管与门电平表
+Vcc R
uIA DA
uIB DB
uO
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
2. TTL与非门的功能分析 (1) 输入端至少有一 个为低电平(UIL=0.3V) 接低电平的发射结 正向导通。
则T1的基极电位:
UB1=UBE1+UIL =0.7+0.3 =1V
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
(1) 输入级
输入级由多发射极 晶体管T1和基极电组R1 组成，它实现了输入变 量A、B的与运算。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
第3章 集成逻辑门
（二）、扩散电流和漂移电流 扩散电流：由于PN结两边载流子的浓度差别，载流子
会从浓度高的一方向浓度低的一方运动，称为扩散运动， 它产生扩散电流。
漂移电流：由于电位差的存在，载流子在电场的作用下
产生的运动，称为漂移运动，它产生漂移电流。 电位差来自外加电压和电荷积累构成的内电场。
流过PN结的总电流 = 扩散电流 + 漂移电流
在上述两区域内，离子电荷、载流子浓度随外加电 压的变化而变化，是影响PN结电流电压特性的根本原因。 这两个区域的变化过程类似于电容的充放电过程。空间 电荷区等效为位垒电容，扩散区等效为扩散电容。
了解PN结内部的变化过程，对理解二极管的开关特 性具有重要意义。
二、 晶体二极管的开关特性 二极管（就是一个PN结）具有单向导电性，理想二
产生拉电流的负载叫拉流负载。
负载能力可用保证反相器正常工作条件下的最大灌
流IoI M和最大拉流IopM表示。
1、带灌流负载的能力
( 1 ) 三极管饱和时的灌流负载 Ic = IRC + IOI 灌电流加大，IC 加大，饱和
深度减小，过大则退出饱和。 因此应满足： IC = IRC + IOI IB 即 IOIM IB — VCC / RC 进一步推论： 三极管饱和程度越深，IOI 加大使IC加大后，退出饱和 的可能性越小，负载能力越 强。
减小 R1，增大 R2，IB 对饱和有利。 但对截止不利，两者矛盾。
由反相器可靠截止、饱和的关系式，我们就可以设计 反相器基本电路了。
由于可靠饱和、可靠截止对R1、R2的要求相反，所 以选择R1、R2时应兼顾两方面的要求。
书中举例说明选定元件的方法，自己看一看。 计算元件参数的题目，无外是给定一部分参数，利 用上述关系式计算其他参数，应理解了公式的推导过程， 不要死记硬背。
第三章 集成逻辑门57665
1. 关于高低电平的概念
电位指绝对电压的大小，电平指一定的电压范围。 高电平和低电平在数字电路中分别表示两段电压范围。
例：电路中规定高电平为≥3V，低电平为≤0.7V。 TTL电路中通常规定高电平的额定值为3V， 但从2V到5V都算高电平；低电平的额定值为0.3V， 但从0V到0.8V都算做低电平。
截 止
导 通
导截 通止
高电 平
VOH
关 门
3.2 TTL集成逻辑门
(3)推拉输出电路和多发射极晶体管的作用
推拉输出电路的主要作用是提高带负载能力。当电路处于 关态时，输出级工作于射极输出状态，呈现低阻抗输出；当电 路处于开态时，T4处于饱和状态，输出电阻也很低。因此在稳 态时，电路均具有较低的输出阻抗，大大提高了带负载能力。
T4
T3和D4处于导通状态
R3 1K
T1处于深饱和状态，vC1=VIL+ VCE（sat1）≈0.4V
v O V c c v b 3 e v D 4 5 V 0 . 7 V 0 . 7 V 3 . 6 V V OH
输出高电平，与非门处于关闭状态。
3.2 TTL集成逻辑门
推拉输出电路和多发射极晶体管大大提高了电路的开关速 度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。
3.2 TTL集成逻辑门
3.2.2 TTL与非门的主要外部特性
1.TTL与非门的电压传输特性
输出电压跟随输入电压变化的
关系曲线,即vO=f(vI)
截止区：T2,T4 截止
线性区：T2处于 放大状态
3.2 TTL集成逻辑门
由此可见，电路的输出和输入之间满足与非逻辑关系。
FABC
在两种工作状态下，各晶体管工作情况如表所示： TTL与非门各级工作状态
电位指绝对电压的大小，电平指一定的电压范围。 高电平和低电平在数字电路中分别表示两段电压范围。
例：电路中规定高电平为≥3V，低电平为≤0.7V。 TTL电路中通常规定高电平的额定值为3V， 但从2V到5V都算高电平；低电平的额定值为0.3V， 但从0V到0.8V都算做低电平。
截 止
导 通
导截 通止
高电 平
VOH
关 门
3.2 TTL集成逻辑门
(3)推拉输出电路和多发射极晶体管的作用
推拉输出电路的主要作用是提高带负载能力。当电路处于 关态时，输出级工作于射极输出状态，呈现低阻抗输出；当电 路处于开态时，T4处于饱和状态，输出电阻也很低。因此在稳 态时，电路均具有较低的输出阻抗，大大提高了带负载能力。
T4
T3和D4处于导通状态
R3 1K
T1处于深饱和状态，vC1=VIL+ VCE（sat1）≈0.4V
v O V c c v b 3 e v D 4 5 V 0 . 7 V 0 . 7 V 3 . 6 V V OH
输出高电平，与非门处于关闭状态。
3.2 TTL集成逻辑门
推拉输出电路和多发射极晶体管大大提高了电路的开关速 度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。
3.2 TTL集成逻辑门
3.2.2 TTL与非门的主要外部特性
1.TTL与非门的电压传输特性
输出电压跟随输入电压变化的
关系曲线,即vO=f(vI)
截止区：T2,T4 截止
线性区：T2处于 放大状态
3.2 TTL集成逻辑门
由此可见，电路的输出和输入之间满足与非逻辑关系。
FABC
在两种工作状态下，各晶体管工作情况如表所示： TTL与非门各级工作状态
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14
3.2 TTL集成逻辑门
DTL集成逻辑门
早期的双极型集成逻辑门采 用的是D-T电路的形式.
其速度较低,以后发展 成T-T电路.
15
3.2 TTL集成逻辑门
3.2.1TTL集成逻辑门
VB1 VB2
ABC
16
输入T级T由L与多非发射门极电晶路体
管T1和基极电组R1组成， 它实现了输入变量A、 B、C的与运算
12
(1)晶体三极管开启时间ton: ton=td+tr 通常 td << tr , ton≈ tr
(2晶体三极管的关闭时间toff : toff=ts+tf
3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的 开关时间。一般为几到几十毫微秒量级。
13
第三章 集成逻辑门
主要内容
✓3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 ECL集成逻辑门与I2L电路 3.4 MOS逻辑门 3.5 CMOS电路
T3：微饱和状态。 T4：放大状态。 电路输出高电平为：
V O HV C 2V be3V be4 5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
18
TTL与非门工作原理
（ 2 ） 放 大 区 ( 条 件 ： VI>Vth 且 VI ≈ Vth)
VB>≈VE+Vth，VB<VC iB=(VI-VBE)/RB ， iC=βiB ， VO=VCC－iCRC T
（3）饱和区(条件：VI>>Vth) VB>VE+Vth，VB>VC iB>IBS=(VCC-VCES)/ βRC VO=VCES≈0 iC= (VCC-VCES)/RC ≈VCC/RC T
定义：S=iB/IBS为饱和系数
11
3.1 晶体管的开关特性
2．T瞬态开关特性
T在脉冲波形的作用下，
也存在电荷的累积和消失,
该过程类似电容的充放电,
所以需要时间。
•延迟时间td：从正跳沿至iC 上升到0.1ICS的时间。 •上升时间tr：iC从0.1ICS到 0.9ICS所需的时间。 • 存 储 时 间 ts ： 从 负 跳 沿 开 始 到 iC 下 降 到 0.9ICS 的 时 间 。 •下降时间tf：iC从0.9ICS下 降至0.1ICS所需的时间。
将输入波形中瞬时电位低于 VREF1的部分波形抑制掉，而将瞬时 波形高于VREF1的部分波形传送到输 出端。 注意：如果将D反接，就是限幅电 平为VREF1的上限限幅器。
6
3.1 晶体管的开关特性
B．二极管串联双向限幅器
7
3.1 晶体管的开关特性
C．二极管并联下限限幅器
注意：
①串联限幅器是利用D的截止实
＞300
3
二、按集成工艺分类
工艺类型 电阻晶体管逻辑（RTL）
电源消 速度 耗
高低
二极管晶体管逻辑（DTL）
高低
晶体管晶体管逻辑（TTL）
中中
发射极耦合逻辑（ECL）
高高
负金属氧化物半导体（pMOS） 中 低
正金属氧化物半导体（nMOS） 中 中
互补金属氧化物半导体（CMOS） 低 中
镓砷化物（GaAs）
第三章 集成逻辑门
精品jing
易水寒江雪敬奉
一、按集成电路规模分类
集成度：每块集成电路芯片中包含的元器件数目
➢ 小规模集成电路(Small Scale IC，SSI) ➢ 中规模集成电路(Medium Scale IC，MSI) ➢ 大规模集成电路(Large Scale IC，LSI) ➢ 超大规模集成电路(Very Large Scale IC，VLSI) ➢ 特大规模集成电路(Ultra Large Scale IC，ULSI) ➢ 巨大规模集成电路(Gigantic Scale IC，GSI）
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和 发射极E2可以分别提供两个 相位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成 其中T3、T4构成复合管，与T5组成推 拉式输出结构。具有较强的负载能力
17
TTL与非门工作原理
• 输入端至少有一个接低
电平 T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而截 止. Vb1 =1V,所以T2、T5截止, VC2≈Vcc=5V,
2
集成电路规模的划分
类别
SSI MSI LSI VLSI ULSI GSI
划分集成电路规模的标准
数字集成电路
MOS IC
双极IC
＜102
＜100
102～103
100～500
103～105 500～2000
105～107
＞2000
107～109
＞109
模拟集成电路
＜30 30～100 100～300
正逻辑：用高电平表示逻辑1，用低电平表示逻 辑0 。负逻辑：用低电平表示逻辑1，用高电平 表示逻辑0 。
本课件中，全部采用正逻辑。
5
3.1 晶体管的开关特性
3.1.1二极管开关应用电路 （1）限幅电路。 A．串联下限限幅器 工作原理：
①当VI>VREF1时，D，VO≈VI ② 当 VI<VREF1 时 ， D ， VO≈VREF1 功能：
9
3.1 晶体管的开关特性
（2）钳位电路 钳位：将脉冲波形的顶部或底部钳 定在某一电平上。 注意：要改变钳位电平，可在D支 路中串接电源VREF 如图3-1-10
10
3.1 晶体管的开关特性
3.1.2 晶体三极管开关特性
1．T稳态开关特性
（1）截止区(条件：VI<Vth) VB<VE+Vth，VB<VC iB≈0，iC≈0，VO≈VCC T
现限幅，导通实现信号传送的，其
特点是VO与VI有一定差异0.6~0.7V， 但VO有较强的驱动力。
②并联限幅器是利用D的导通实
现VO≈VI，驱动
能力弱。
③如果将D反接，就是限幅电平
为VREF1的上限限幅器。
8
3.1 晶体管的开关特性
D．二极管并联双向限幅器
高高
封装
分粒 分粒,SSI SSI,MSI SSI,MSI,LSI MSI,LSI MSI,LSI,VLSI SSI,MSI,LSI,
VLSI SSI,MSI,LSI
4
三、门 电 路 概 述
1、门电路
用以实现基本逻辑运算和复合逻辑运算的 单元电路统称为 门电路
基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 2、正、负逻辑
3.2 TTL集成逻辑门
DTL集成逻辑门
早期的双极型集成逻辑门采 用的是D-T电路的形式.
其速度较低,以后发展 成T-T电路.
15
3.2 TTL集成逻辑门
3.2.1TTL集成逻辑门
VB1 VB2
ABC
16
输入T级T由L与多非发射门极电晶路体
管T1和基极电组R1组成， 它实现了输入变量A、 B、C的与运算
12
(1)晶体三极管开启时间ton: ton=td+tr 通常 td << tr , ton≈ tr
(2晶体三极管的关闭时间toff : toff=ts+tf
3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的 开关时间。一般为几到几十毫微秒量级。
13
第三章 集成逻辑门
主要内容
✓3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 ECL集成逻辑门与I2L电路 3.4 MOS逻辑门 3.5 CMOS电路
T3：微饱和状态。 T4：放大状态。 电路输出高电平为：
V O HV C 2V be3V be4 5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
18
TTL与非门工作原理
（ 2 ） 放 大 区 ( 条 件 ： VI>Vth 且 VI ≈ Vth)
VB>≈VE+Vth，VB<VC iB=(VI-VBE)/RB ， iC=βiB ， VO=VCC－iCRC T
（3）饱和区(条件：VI>>Vth) VB>VE+Vth，VB>VC iB>IBS=(VCC-VCES)/ βRC VO=VCES≈0 iC= (VCC-VCES)/RC ≈VCC/RC T
定义：S=iB/IBS为饱和系数
11
3.1 晶体管的开关特性
2．T瞬态开关特性
T在脉冲波形的作用下，
也存在电荷的累积和消失,
该过程类似电容的充放电,
所以需要时间。
•延迟时间td：从正跳沿至iC 上升到0.1ICS的时间。 •上升时间tr：iC从0.1ICS到 0.9ICS所需的时间。 • 存 储 时 间 ts ： 从 负 跳 沿 开 始 到 iC 下 降 到 0.9ICS 的 时 间 。 •下降时间tf：iC从0.9ICS下 降至0.1ICS所需的时间。
将输入波形中瞬时电位低于 VREF1的部分波形抑制掉，而将瞬时 波形高于VREF1的部分波形传送到输 出端。 注意：如果将D反接，就是限幅电 平为VREF1的上限限幅器。
6
3.1 晶体管的开关特性
B．二极管串联双向限幅器
7
3.1 晶体管的开关特性
C．二极管并联下限限幅器
注意：
①串联限幅器是利用D的截止实
＞300
3
二、按集成工艺分类
工艺类型 电阻晶体管逻辑（RTL）
电源消 速度 耗
高低
二极管晶体管逻辑（DTL）
高低
晶体管晶体管逻辑（TTL）
中中
发射极耦合逻辑（ECL）
高高
负金属氧化物半导体（pMOS） 中 低
正金属氧化物半导体（nMOS） 中 中
互补金属氧化物半导体（CMOS） 低 中
镓砷化物（GaAs）
第三章 集成逻辑门
精品jing
易水寒江雪敬奉
一、按集成电路规模分类
集成度：每块集成电路芯片中包含的元器件数目
➢ 小规模集成电路(Small Scale IC，SSI) ➢ 中规模集成电路(Medium Scale IC，MSI) ➢ 大规模集成电路(Large Scale IC，LSI) ➢ 超大规模集成电路(Very Large Scale IC，VLSI) ➢ 特大规模集成电路(Ultra Large Scale IC，ULSI) ➢ 巨大规模集成电路(Gigantic Scale IC，GSI）
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和 发射极E2可以分别提供两个 相位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成 其中T3、T4构成复合管，与T5组成推 拉式输出结构。具有较强的负载能力
17
TTL与非门工作原理
• 输入端至少有一个接低
电平 T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而截 止. Vb1 =1V,所以T2、T5截止, VC2≈Vcc=5V,
2
集成电路规模的划分
类别
SSI MSI LSI VLSI ULSI GSI
划分集成电路规模的标准
数字集成电路
MOS IC
双极IC
＜102
＜100
102～103
100～500
103～105 500～2000
105～107
＞2000
107～109
＞109
模拟集成电路
＜30 30～100 100～300
正逻辑：用高电平表示逻辑1，用低电平表示逻 辑0 。负逻辑：用低电平表示逻辑1，用高电平 表示逻辑0 。
本课件中，全部采用正逻辑。
5
3.1 晶体管的开关特性
3.1.1二极管开关应用电路 （1）限幅电路。 A．串联下限限幅器 工作原理：
①当VI>VREF1时，D，VO≈VI ② 当 VI<VREF1 时 ， D ， VO≈VREF1 功能：
9
3.1 晶体管的开关特性
（2）钳位电路 钳位：将脉冲波形的顶部或底部钳 定在某一电平上。 注意：要改变钳位电平，可在D支 路中串接电源VREF 如图3-1-10
10
3.1 晶体管的开关特性
3.1.2 晶体三极管开关特性
1．T稳态开关特性
（1）截止区(条件：VI<Vth) VB<VE+Vth，VB<VC iB≈0，iC≈0，VO≈VCC T
现限幅，导通实现信号传送的，其
特点是VO与VI有一定差异0.6~0.7V， 但VO有较强的驱动力。
②并联限幅器是利用D的导通实
现VO≈VI，驱动
能力弱。
③如果将D反接，就是限幅电平
为VREF1的上限限幅器。
8
3.1 晶体管的开关特性
D．二极管并联双向限幅器
高高
封装
分粒 分粒,SSI SSI,MSI SSI,MSI,LSI MSI,LSI MSI,LSI,VLSI SSI,MSI,LSI,
VLSI SSI,MSI,LSI
4
三、门 电 路 概 述
1、门电路
用以实现基本逻辑运算和复合逻辑运算的 单元电路统称为 门电路
基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 2、正、负逻辑