第三章讲义 集成逻辑门
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 集成逻辑门
精品jing
易水寒江雪敬奉
一、按集成电路规模分类
集成度：每块集成电路芯片中包含的元器件数目
➢ 小规模集成电路(Small Scale IC，SSI) ➢ 中规模集成电路(Medium Scale IC，MSI) ➢ 大规模集成电路(Large Scale IC，LSI) ➢ 超大规模集成电路(Very Large Scale IC，VLSI) ➢ 特大规模集成电路(Ultra Large Scale IC，ULSI) ➢ 巨大规模集成电路(Gigantic Scale IC，GSI）
正逻辑：用高电平表示逻辑1，用低电平表示逻 辑0 。负逻辑：用低电平表示逻辑1，用高电平 表示逻辑0 。
本课件中，全部采用正逻辑。
5
3.1 晶体管的开关特性
3.1.1二极管开关应用电路 （1）限幅电路。 A．串联下限限幅器 工作原理：
①当VI>VREF1时，D，VO≈VI ② 当 VI<VREF1 时 ， D ， VO≈VREF1 功能：
现限幅，导通实现信号传送的，其
特点是VO与VI有一定差异0.6~0.7V， 但VO有较强的驱动力。
②并联限幅器是利用D的导通实
现限幅的，截止实现信号传送的，
其特点是当RL很大时VO≈VI，驱动
能力弱。
③如果将D反接，就是限幅电平
为VREF1的上限限幅器。
8
3.1 晶体管的开关特性
D．二极管并联双向限幅器
定义：S=iB/IBS为饱和系数
11
3.1 晶体管的开关特性
2．T瞬态开关特性
T在脉冲波形的作用下，
也存在电荷的累积和消失,
该过程类似电容的充放电,
所以需要时间。
•延迟时间td：从正跳沿至iC 上升到0.1ICS的时间。 •上升时间tr：iC从0.1ICS到 0.9ICS所需的时间。 • 存 储 时 间 ts ： 从 负 跳 沿 开 始 到 iC 下 降 到 0.9ICS 的 时 间 。 •下降时间tf：iC从0.9ICS下 降至0.1ICS所需的时间。
高高
封装
分粒 分粒,SSI SSI,MSI SSI,MSI,LSI MSI,LSI MSI,LSI,VLSI SSI,MSI,LSI,
VLSI SSI,MSI,LSI
4
三、门 电 路 概 述
1、门电路
用以实现基本逻辑运算和复合逻辑运算的 单元电路统称为 门电路
基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 2、正、负逻辑
＞300
3
二、按集成工艺分类
工艺类型 电阻晶体管逻辑（RTL）
电源消 速度 耗
高低
二极管晶体管逻辑（DTL）
高低
晶体管晶体管逻辑（TTL）
中中
发射极耦合逻辑（ECL）
高高
负金属氧化物半导体（pMOS） 中 低
Hale Waihona Puke Baidu
正金属氧化物半导体（nMOS） 中 中
互补金属氧化物半导体（CMOS） 低 中
镓砷化物（GaAs）
（ 2 ） 放 大 区 ( 条 件 ： VI>Vth 且 VI ≈ Vth)
VB>≈VE+Vth，VB<VC iB=(VI-VBE)/RB ， iC=βiB ， VO=VCC－iCRC T
（3）饱和区(条件：VI>>Vth) VB>VE+Vth，VB>VC iB>IBS=(VCC-VCES)/ βRC VO=VCES≈0 iC= (VCC-VCES)/RC ≈VCC/RC T
将输入波形中瞬时电位低于 VREF1的部分波形抑制掉，而将瞬时 波形高于VREF1的部分波形传送到输 出端。 注意：如果将D反接，就是限幅电 平为VREF1的上限限幅器。
6
3.1 晶体管的开关特性
B．二极管串联双向限幅器
7
3.1 晶体管的开关特性
C．二极管并联下限限幅器
注意：
①串联限幅器是利用D的截止实
14
3.2 TTL集成逻辑门
DTL集成逻辑门
早期的双极型集成逻辑门采 用的是D-T电路的形式.
其速度较低,以后发展 成T-T电路.
15
3.2 TTL集成逻辑门
3.2.1TTL集成逻辑门
VB1 VB2
ABC
16
输入T级T由L与多非发射门极电晶路体
管T1和基极电组R1组成， 它实现了输入变量A、 B、C的与运算
12
(1)晶体三极管开启时间ton: ton=td+tr 通常 td << tr , ton≈ tr
(2晶体三极管的关闭时间toff : toff=ts+tf
3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的 开关时间。一般为几到几十毫微秒量级。
13
第三章 集成逻辑门
主要内容
✓3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 ECL集成逻辑门与I2L电路 3.4 MOS逻辑门 3.5 CMOS电路
2
集成电路规模的划分
类别
SSI MSI LSI VLSI ULSI GSI
划分集成电路规模的标准
数字集成电路
MOS IC
双极IC
＜102
＜100
102～103
100～500
103～105 500～2000
105～107
＞2000
107～109
＞109
模拟集成电路
＜30 30～100 100～300
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和 发射极E2可以分别提供两个 相位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成 其中T3、T4构成复合管，与T5组成推 拉式输出结构。具有较强的负载能力
17
TTL与非门工作原理
• 输入端至少有一个接低
电平 T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而截 止. Vb1 =1V,所以T2、T5截止, VC2≈Vcc=5V,
T3：微饱和状态。 T4：放大状态。 电路输出高电平为：
V O HV C 2V be3V be4 5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
18
TTL与非门工作原理
9
3.1 晶体管的开关特性
（2）钳位电路 钳位：将脉冲波形的顶部或底部钳 定在某一电平上。 注意：要改变钳位电平，可在D支 路中串接电源VREF 如图3-1-10
10
3.1 晶体管的开关特性
3.1.2 晶体三极管开关特性
1．T稳态开关特性
（1）截止区(条件：VI<Vth) VB<VE+Vth，VB<VC iB≈0，iC≈0，VO≈VCC T
精品jing
易水寒江雪敬奉
一、按集成电路规模分类
集成度：每块集成电路芯片中包含的元器件数目
➢ 小规模集成电路(Small Scale IC，SSI) ➢ 中规模集成电路(Medium Scale IC，MSI) ➢ 大规模集成电路(Large Scale IC，LSI) ➢ 超大规模集成电路(Very Large Scale IC，VLSI) ➢ 特大规模集成电路(Ultra Large Scale IC，ULSI) ➢ 巨大规模集成电路(Gigantic Scale IC，GSI）
正逻辑：用高电平表示逻辑1，用低电平表示逻 辑0 。负逻辑：用低电平表示逻辑1，用高电平 表示逻辑0 。
本课件中，全部采用正逻辑。
5
3.1 晶体管的开关特性
3.1.1二极管开关应用电路 （1）限幅电路。 A．串联下限限幅器 工作原理：
①当VI>VREF1时，D，VO≈VI ② 当 VI<VREF1 时 ， D ， VO≈VREF1 功能：
现限幅，导通实现信号传送的，其
特点是VO与VI有一定差异0.6~0.7V， 但VO有较强的驱动力。
②并联限幅器是利用D的导通实
现限幅的，截止实现信号传送的，
其特点是当RL很大时VO≈VI，驱动
能力弱。
③如果将D反接，就是限幅电平
为VREF1的上限限幅器。
8
3.1 晶体管的开关特性
D．二极管并联双向限幅器
定义：S=iB/IBS为饱和系数
11
3.1 晶体管的开关特性
2．T瞬态开关特性
T在脉冲波形的作用下，
也存在电荷的累积和消失,
该过程类似电容的充放电,
所以需要时间。
•延迟时间td：从正跳沿至iC 上升到0.1ICS的时间。 •上升时间tr：iC从0.1ICS到 0.9ICS所需的时间。 • 存 储 时 间 ts ： 从 负 跳 沿 开 始 到 iC 下 降 到 0.9ICS 的 时 间 。 •下降时间tf：iC从0.9ICS下 降至0.1ICS所需的时间。
高高
封装
分粒 分粒,SSI SSI,MSI SSI,MSI,LSI MSI,LSI MSI,LSI,VLSI SSI,MSI,LSI,
VLSI SSI,MSI,LSI
4
三、门 电 路 概 述
1、门电路
用以实现基本逻辑运算和复合逻辑运算的 单元电路统称为 门电路
基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 2、正、负逻辑
＞300
3
二、按集成工艺分类
工艺类型 电阻晶体管逻辑（RTL）
电源消 速度 耗
高低
二极管晶体管逻辑（DTL）
高低
晶体管晶体管逻辑（TTL）
中中
发射极耦合逻辑（ECL）
高高
负金属氧化物半导体（pMOS） 中 低
Hale Waihona Puke Baidu
正金属氧化物半导体（nMOS） 中 中
互补金属氧化物半导体（CMOS） 低 中
镓砷化物（GaAs）
（ 2 ） 放 大 区 ( 条 件 ： VI>Vth 且 VI ≈ Vth)
VB>≈VE+Vth，VB<VC iB=(VI-VBE)/RB ， iC=βiB ， VO=VCC－iCRC T
（3）饱和区(条件：VI>>Vth) VB>VE+Vth，VB>VC iB>IBS=(VCC-VCES)/ βRC VO=VCES≈0 iC= (VCC-VCES)/RC ≈VCC/RC T
将输入波形中瞬时电位低于 VREF1的部分波形抑制掉，而将瞬时 波形高于VREF1的部分波形传送到输 出端。 注意：如果将D反接，就是限幅电 平为VREF1的上限限幅器。
6
3.1 晶体管的开关特性
B．二极管串联双向限幅器
7
3.1 晶体管的开关特性
C．二极管并联下限限幅器
注意：
①串联限幅器是利用D的截止实
14
3.2 TTL集成逻辑门
DTL集成逻辑门
早期的双极型集成逻辑门采 用的是D-T电路的形式.
其速度较低,以后发展 成T-T电路.
15
3.2 TTL集成逻辑门
3.2.1TTL集成逻辑门
VB1 VB2
ABC
16
输入T级T由L与多非发射门极电晶路体
管T1和基极电组R1组成， 它实现了输入变量A、 B、C的与运算
12
(1)晶体三极管开启时间ton: ton=td+tr 通常 td << tr , ton≈ tr
(2晶体三极管的关闭时间toff : toff=ts+tf
3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的 开关时间。一般为几到几十毫微秒量级。
13
第三章 集成逻辑门
主要内容
✓3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 ECL集成逻辑门与I2L电路 3.4 MOS逻辑门 3.5 CMOS电路
2
集成电路规模的划分
类别
SSI MSI LSI VLSI ULSI GSI
划分集成电路规模的标准
数字集成电路
MOS IC
双极IC
＜102
＜100
102～103
100～500
103～105 500～2000
105～107
＞2000
107～109
＞109
模拟集成电路
＜30 30～100 100～300
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和 发射极E2可以分别提供两个 相位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成 其中T3、T4构成复合管，与T5组成推 拉式输出结构。具有较强的负载能力
17
TTL与非门工作原理
• 输入端至少有一个接低
电平 T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而截 止. Vb1 =1V,所以T2、T5截止, VC2≈Vcc=5V,
T3：微饱和状态。 T4：放大状态。 电路输出高电平为：
V O HV C 2V be3V be4 5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
18
TTL与非门工作原理
9
3.1 晶体管的开关特性
（2）钳位电路 钳位：将脉冲波形的顶部或底部钳 定在某一电平上。 注意：要改变钳位电平，可在D支 路中串接电源VREF 如图3-1-10
10
3.1 晶体管的开关特性
3.1.2 晶体三极管开关特性
1．T稳态开关特性
（1）截止区(条件：VI<Vth) VB<VE+Vth，VB<VC iB≈0，iC≈0，VO≈VCC T