基于单片机的电铃控制系统的设计方案

基于单片机的电铃控制系统的设计方案

一绪论

1.1 课题的提出及意义

单片机作息时间控制系统是在数字电子钟的基础上，添加了电铃控制电路和音响控制电路，使其具有时钟、定闹等多重功能的一个小型的智能化系统。此系统可以实现对时间的智能化控制，摆脱了传统的由人来控制时间的长短的不便，可广泛应用在学校、工厂和机关的自动打铃、计时、路灯及室照明和其他对象控制，因此具有广阔的市场和良好的经济效益。

通过此次设计，我们要掌握以下方面的知识：

(l) 单片机的原理及应用。

(2) Protel软件的使用。

(3) 作息时间控制系统的原理和实现方法。

此外，通过该课题的设计，要达到提高我们综合能力的目的，如综合应用所学知识能力、资料查询能力、计算机应用能力、语言表达能力、论文撰写能力等，尤其是要提高我们单片机应用技术的实践操作技能和利用单片机进行科技革新、开发和创新的基本能力，同时使我们初步掌握单片机应用系统设计、研制的方法。特别是如果我们毕业以后从事与单片机相关的工作，这就可以大大缩短我们在未来工作岗位上的适应期，使我们尽快在工作中担当主角，发挥我们的作用。

1.2设计要求

1.2.1基本要求

（1）基本计时和显示功能(用12小时制显示)。包括上下午标志，时、分的数字显示，秒信号指示。

（2）能设置当前时间(含上、下午，时，分)

（3）能实现基本打铃功能，规定：

（4）设计能正常工作的一个单片机最小硬件系统，外围电路包括设置键盘，LCD 或LED的显示器；

上午6：00起床铃：打铃5秒、停2秒、再打铃5秒。

下午10：30熄灯铃：打铃5秒、停2秒、再打铃5秒。

铃声可用小喇叭播放，凡是用到铃声功能的均按此处理

1.2.2发挥部分

（1）增加整点报时功能，整点时响铃5秒，要求有控制启动和关闭功能。

（2）增加调整起床铃、熄灯铃时间的功能。

（3）增设上午4节课的上下课打铃功能，规定如下：

7．30 上课，8．20下课：8．30上课，9．20下课；9．40 上课，10．30下课；10．40上课，11．30下课；每次铃声5秒。

二硬件设计

2.1系统框图

要设计一个系统，我们必须的先做大量的准备工作，比如市场调研、系统分析、资料查阅等，完成这些后我们在着手开始设计，就会事半功倍。利用单片机做作息时间控制系统就是单片机里非常经典的应用之一。作息时间控制系统从总体来分，可以分为两部分，控制核心和外围电路。控制核心为单片机，外围电路主要包括显示电路、键盘电路、复位电路、时钟电路等。确定了系统的大体形式之后，画出其结构布局，系统框图如图1.1所示。

图1.1硬件系统总体框图

2.2 AT89S52单片机

目前，在国市场上MCS-51系列占据着主流地位，与其兼容的产品应用最广，应用开发的公司也最多，其中之一就是Atmel公司生产的AT89系列单片机。结合作息时间控制系统的要求、成本的因素以及单片机的性能，本次设计选用ATMEL公司的AT89S52单片机。下面对其详细介绍一下。

2.2.1功能特性

AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。

AT89S52具有以下标准功能：8K字节Flash，256字节RAM，32 位I/O 口线，看门狗定时器，2 个数据指针，三个16位定时器/计数器，一个6向量2级中断结构，一个全双工串行通信口，片振荡器及时钟电路。另外，AT89S52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。

2.2.2 AT89S52引脚图

AT89S52与AT89C51 的引脚一样，也有PDIP、PLCC、TQFP等多种封装形式，其典型引脚配置采用的是40只引脚的双列直插封装（PDIP）方式，如图1.2所示。目前大多数为此类封装方式。

图1.2 AT89S52单片机引脚图

2.2.3引脚功能

下面结合图1.2来介绍各引脚的功能。

1）电源引脚

（1） Vcc（40脚）：主电源正端，接+5V电源。

（2） Vss（20脚）：主电源负端，接地

2) 时钟引脚

两个时钟引脚XTAL1、XTAL2外接晶体与片的反相放大器构成了一个振荡器，它为单片机提供了时钟控制信号。2个时钟引脚也可外接晶体振荡器。

（1）XTAL1（19脚）：片高增益反向放大器的输入端。接外部石英晶体

和电容的一端。若使用外部输入时钟，该引脚必须接地。

（2）XTAL2（18脚）：片高增益反向放大器的输出端。接外部石英晶体

和电容的另一端。若使用外部输入时钟，该引脚作为外部输入时钟的输入端。

3）控制引脚

此类引脚提供控制信号，有的引脚还具有复用功能。

（1）RST/VpD(9脚)：RST(RESET)是复位信号输入端，高点平有效。当振荡器运行时，在此引脚输入最少两个机器周期以上的高电平，将使单片机复位。复位后的那平静将从程序计数器PC=0000H地址开始执行程序。对HMOS工艺的单片机此引脚还有备用电源VPD功能。

该引脚接上备用电源，在Vcc掉电期间，可以保持片RAM的数据不丢失的。

（2）ALE/PROG(30脚)：当访问外部程存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。

如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。

（3）PSTN（29脚）：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。

（4）EA/Vpp（31脚）：片程序存储器屏蔽控制端，低电平有效。当EA保持低电平时，将屏蔽片的程序存储器，只访问片外程序存储器。当EA保持高电平时，执行片程序存储器，但在PC值超过0FFFH或1FFFH时，将自动转向执行片外程序存储器的程序。Vpp为本引脚的第二功能。

FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。

4）I/O口引脚

（1）P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活部上拉电阻。

（2）P1口：P1口是一个带部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过部的上拉电阻把端口拉到高电平，此时可作输出口。作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。

与AT89S51不同之处是，P1.0和P1.1还可分别作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），参见下表。

输出电流）4个TTL逻辑门电路。对端口P2写“1”，通过部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。

在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVXDPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVXRI指令）时，P2口输出P2锁存器的容。

（4）P3口：P3口是一组带有部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3口将用上拉电阻输出电流。

P3口除了作为一般的I/O口线外，还具有的第二种功能，如下表所示。