组成原理实验--运算器解析
实验二运算器实验解读
实验⼆运算器实验解读实验⼆运算器实验1.算术逻辑运算实验⼀.实验⽬的1.了解简单运算器的数据传输通路。
2.验证运算功能发⽣器的组合功能。
3.掌握算术逻辑运算加、减、与的⼯作原理。
4.验证实验台运算的8位加、减、与、直通功能。
5.按给定数据,完成⼏种指定的算术和逻辑运算。
⼆.实验内容1.实验原理算术逻辑单元ALU的数据通路如图2-1所⽰。
其中运算器ALU181根据74LS181的功能⽤VHDL硬件描述语⾔编辑⽽成,构成8位字长的ALU。
参加运算的两个8位数据分别为A[7..0]和B[7..0],运算模式由S[3..0]的16种组合决定,⽽S[3..0]的值由4位2进制计数器LPM_COUNTER产⽣,计数时钟是Sclk(图2-1;此外,设M=0,选择算术运算,M=1为逻辑运算,C N为低位的进位位;F[7..0]为输出结果,C O 为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁⼊,ALU功能如表2-1所⽰。
表2-1 ALU181的运算功能注1、* 表⽰每⼀位都移⾄下⼀更⾼有效位, “+”是逻辑或,“加”是算术加注2、在借位减法表达上,表2-1与标准的74181的真值表略有不同。
三.实验步骤(1设计ALU元件在Quartus II 环境下,⽤⽂本输⼊编辑器Text Editor输⼊ALU181.VHD算术逻辑单元⽂件,编译VHDL⽂件,并将ALU181.VHD⽂件制作成⼀个可调⽤的原理图元件。
(2以原理图⽅式建⽴顶层⽂件⼯程选择图形⽅式。
根据图2-1输⼊实验电路图,从Quartus II的基本元件库中将各元件调⼊图形编辑窗⼝、连线,添加输⼊输出引脚。
将所设计的图形⽂件ALU.bdf保存到原先建⽴的⽂件夹中,将当前⽂件设置成⼯程⽂件,以后的操作就都是对当前⼯程⽂件进⾏的。
(3器件选择选择Cyclone系列,在Devices中选择器件EP1C6QC240C8。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
计算机组成原理 运算器实验原理
运算器组成实验
一、实验目的
1.掌握算术逻辑运算加、减、乘的工作原理。
2.熟悉简单运算器的数据传送通路。
3.验证试验台运算器的8位加、减、乘直通功能。
二、实验电路（注明每一个部件即每一个信号作用）
1.M1(M2):当M1=1时，允许对操作数寄存器DR1从数据总线DBUS 接收数据，当M1=0时允许操作数寄存器DR1从寄存器堆RF接收数据。
2.S1,S2,S0:选择运算器ALU的运算类型。
3.LDDR1，（LDDR2）：为1时，允许对操作数寄存器DR1加载，此信号也可用于对操作数据的加载。
三、实验内容
四、实验步骤
1、加法操作：
实验结果：
2、减法操作
试验结果：
3、乘法实验：
结果：
五实验心得体会
通过本次实验已基本掌握运算器的逻辑加减、乘的实验原理，通过理论的学习之后，势必要通过实验的实践，才能对理论有更加的深入了解，理论与实践是相辅相成的，用实验检验理论的掌握程度。
计算机组成原理运算器的实现实验报告
计算机组成原理运算器的实现实验报告信息与管理科学学院计算机科学与技术实验报告课程名称：计算机组成原理实验名称：运算器实验姓名：班级：指导教师：学号：实验室：组成原理实验室⽇期： 2013-11-16⼀、实验⽬的1．掌握运算器的组成及⼯作原理；2．了解4位函数发⽣器74LS181的组合功能，熟悉运算器执⾏算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
⼆、实验环境EL-JY-II型计算机组成原理实验系统⼀套，排线若⼲。
三、实验内容验证74LS181运算器的逻辑运算功能和算术运算功能。
四、实验操作过程Ⅰ、单⽚机键盘操作⽅式实验注：在进⾏单⽚机键盘控制实验时，必须把开关K4置于“OFF”状态，否则系统处于⾃锁状态，⽆法进⾏实验。
1、实验连线（键盘实验）：实验连线如图1－6所⽰。
（连线时应按如下⽅法：对于横排座，应使排线插头上的箭头⾯向⾃⼰插在横排座上；对于竖排座，应使排线插头上的箭头⾯向左边插在竖排座上。
注意：F4只⽤⼀个排线插头孔）2、实验过程：拨动清零开关CLR，使其指⽰灯灭。
再拨动CLR，使其指⽰灯亮。
在监控滚动显⽰【CLASS SELECt】时按【实验选择】键，显⽰【ES--_ _ 】输⼊01或1，按【确认】键，监控显⽰为【ES01】，表⽰准备进⼊实验⼀程序，也可按【取消】键来取消上⼀步操作，重新输⼊。
再按【确认】键，进⼊实验⼀程序，监控显⽰【InSt--】，提⽰输⼊运算指令，输⼊两位⼗六进制数（参考表1－3和表1－1），选择执⾏哪种运算操作，按【确认】键。
监控显⽰【Lo=0】,此处Lo相当于表1－1中的M，默认为“0”，进⾏算术运算，也可以输⼊“1”，进⾏逻辑运算。
按【确认】，显⽰【Cn=0】,默认为“0”，由表1－1可见，此时进⾏带进位运算，也可输⼊“1”，不带进位运算（注：如前⾯选择为逻辑运算，则Cn不起作⽤）。
按【确认】，显⽰【Ar=1】，使⽤默认值“1”，关闭进位输出。
计算机组成原理运算器实验
输入设备数据开关经一个三态门（74LS273）和数据总线相连。输出设备经一锁存器（74LS273）实现，盖锁存起的输入端和数据总线相连，输出端以二进制的形式输出结果。
实验电路如下图所示：
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方无进位）
CN=0（有进位）
0 0 0 0
F=/A
F=A
F=A加1
0 0 0 1
F=/(A+B)
F=(A+B)
F=(A+B)加1
0 0 1 0
F=(/A)B
F=A+/B
F=(A+/B)加1
0 0 1 1
F=0
F=负1（补码形式）
F=0
0 1 0 0
F=/(AB)
F=A加A(/B)
F=A加A/B加1
虽然这是计算机组成原理的第一个实验，但是经过老师的示范基本熟悉了整个实验系统的基本结构，了解了寄存器的添加和绘制，最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法。经过了这次实验的认真学习相信在下一次的实验中会更加顺利的。
运算数1，引脚3为最高位
B3 B2 B1 B0
运算数2，引脚3为最高位
Cn 最低位进位输入
Cn=0有进位，Cn=1无进位；
Cn+4本片产生的进位信号
Cn+4=0有进位，Cn+4=1无进位；
F3 F2 F1 F0
F3 F2 F1 F0运算结果，F3为最高位
（2）74LS181的A3 A2 A1 A0，B3 B2 B1 B0作为输入端口，分别输入二进制数值，然后用运算选择控制端口S3 S2 S1 S0来选择执行什么操作，通过改变控制端口的操作来观察输出结果的不同。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告本次实验的主题为计算机组成原理运算器实验。
在本次实验中，我们通过对运算器的实验进行研究和探究，了解了计算机组成原理方面的相关知识，更加深入地认识了计算机的运作原理。
一、实验目的本次实验的目的是使学生掌握运算器的组成和运算过程，并且了解运算器在计算机中的位置和给计算机的工作。
二、实验原理1、硬件部分运算器是一种计算机硬件，可以进行算术和逻辑运算。
运算器包含一个算术逻辑单元（ALU），一个累加器和一些寄存器。
运算器可以在CPU 中实现简单的算术操作。
运算器由三部分组成：算术逻辑单元（ALU）、寄存器和累加器。
ALU 是计算机CPU中负责完成算术和逻辑运算的部分；寄存器是计算机中用来暂时存放数据的小型存储器，它是CPU中数据存储的主要形式；累加器是CPU中的一种特殊寄存器，在运算过程中用于存储运算结果。
2、软件部分计算机编程中常常涉及到算术和逻辑运算，进行这些运算的方法是在程序中调用运算器中的算术逻辑单元（ALU）。
ALU是计算机CPU中负责完成算术和逻辑运算的部分，用于进行各种算术和逻辑运算，如加、减、乘、除、与、或、非、移位等。
三、实验过程— 1 —本次实验的实验步骤如下：1、打开实验设备，将电源线插进插座，将设备的开关打开，在设备前方的显示器上能够看见下划线。
2、按下NORM键，增益调整。
将x的值设置为“0011”，将y的值设置为“1101”。
3、操作者可以选择不同的操作符。
例如选择ADD操作，将其输入。
4、按下RUN键，运算器开始计算。
5、运算结束后，在屏幕上将显示运算结果。
本例中，结果为“1000”。
四、实验结果与分析在本次实验中，我们利用运算器实现了不同运算的计算过程，并且也成功地输出了运算结果。
这一过程与计算机组成原理中的运算器的定义、作用及组成都有密切的关系。
在本次实验中，我们也进一步加深了对计算机组成原理中该重要部分的理解。
五、实验总结通过本次实验，我们深入了解了运算器在计算机中的作用及其实现方法。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
计算机组成原理实验指导及答案.docx
计算机组成原理实验指导实验一运算器实验一、实验目的1. 掌握简单运算器的数据传输方式。
2. 验证运算功能发生器(74LS1 81)及进位控制的组合功能。
二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用0三、实验原理实验中所用的运算器数据通路如图7-1-1所示。
其中运算器山两片74LS181以并/ 串形式构成8位字长的ALU 。
运算器的输出经过一个三态|' J(74LS245)以8芯扁平线方式 和数据总线相连，运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的 输入亦以8芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)川來给出参与运算 的数据，经一三态fJ(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT) 已和数据总线相连，用來显示数据总线内容。
图7-1-1中T2、T4为时序电路产生的节拍脉冲信号，通过连接吋序启停单元时钟信号 來获得，剩余均为电平控制信号。
进行实验时，首先按动位于本实验装置右中侧 的复位按钮使系统进入初始待令状态，在LED 显示器闪动位岀现“P.”的状态下，按【增进！ 二 I制' 开' 关• 单' 元I址】命令键使LED 显示器口左向右第4位切换到提示符“L” ,表示本装置已进入手动单 元实验状态，在该状态卜•按动【单步】命令键，即可获得实验所需的单脉冲信号，而LDDR1、 LDDR2、ALU-B 、SW-B 、S3、S2、S1、SO 、CN 、M 各电平控制信号用位于LED 显示 器上方的26位二进制开关來模拟，均为高电平有效。
四、实验连线両时序启停JUUTO O图7-1-2实验连线示意图按图7-1-2所示，连接实验电路：① 总线接口连接：用8芯扁平线连接图7-1-2屮所有标明“U 帕”或“目儷”图 案的总线接口。
② 控制线与时钟信号“皿1”连接：用双头实验导线连接图7-1-2中所侑标明“O+C”O或“受”图案的插孔（注：Dais-CMH 的吋钟信号已作内部连接）。
计算机组成原理实验报告说明
实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理；2、了解4位函数运算器74LS181的组合功能，熟悉运算器执行算术和逻辑操作的具体实现过程；3、验证带进位控制的运算器功能。
二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。
三、工作原理：算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
三态门74LS244作为输出缓冲器由ALU-G信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
四、实验内容：验证74LS181运算器的逻辑运算功能和算术运算功能。
五、实验步骤1、按照实验指导说明书连接硬件系统；2、启动实验软件，打开实验课题菜单，选中实验课题打开实验课题参数对话窗口：1)、在数据总线上输入有效数据，按"Ldr1"，数据送入暂存器1；2)、在数据总线上输入有效数据，按"Ldr2"，数据送入暂存器2；3)、在S3...Ar上输入有效数据组合，按"ALU功能选择端"，运算器按规定进行运算，运算结果送入数据缓冲器；4)、按"ALU_G"，运算结果送入数据总线。
5)、执行完后，按"回放"，可对已执行的过程回看。
6)、回放结束后，按"继续"（继续按钮在点击回放后出现），进行下次数据输入。
(计算机组成原理)实验一运算器实验
D
红色：运算器控制信号
BUS UNIT
蓝色：器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1，DA2：两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
计算机组成原理 -实验一运算器组成实验_
三．实验内容
验证74LS181的算术运算和逻辑运算功能（采 用正逻辑）
改变运算器的功能设置，观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下，改变运算器的功
能设置，观察运算器的输出，填入下表中，并和理论分 析进行比较、验证。 例如：置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算；
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮，则开始编译。如果编译正确，则生成可下载的文 件JEDEC File，即使出现警告提示，也表示已成功生成了可 下载文件。如果提示错误，则需要修改程序，然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的，硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习，这里以硬件描述语言进行 编程，描写器件功能，下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源，进入windows系统，安装上述 ispDesignEXPERT软件，安装完成后，桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三．实验内容
图中已将用户需要连接的控制信号用圆圈标明（其 他实验相同，不再说明），其中除T4为脉冲信号， 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端，因此， 在进行实验时，只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端，按动微 动开关，即可获得实验所需的单脉冲，而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟，其中Cn、ALU-B、SW-B为 低电平有效，LDDR1、LDDR2为高电平有效。
组成原理实验(四)-运算器实验
计算机组成原理 实验(四)实验项目名: 运算器实验 实验要求实验要求：：通过实验，理解算术逻辑单元的组成部件，各部件的功能，以及算术逻辑单元的工作原理，掌握简单运算器的数据传输和控制过程，理解74LS181和74LS182芯片的组合功能。
实验内容:（1）完成电路连接。
将运算器单元、输入模块和输出模块挂接到总线上，连接好时序启停模块，为运算器工作提供基本的时序参考信号。
（2）分析运算器电路的数据通路，确定运算器完成一次逻辑/算术运算所需的控制序号序列，根据其发生的先后时序关系,写出相应的微控制信号序列。
（3）通过实验台的微控制输入开关，逐条的输入微控制信号，通过输入单元输入运算数据，在控制信号和时序信号的作用下，利用单步工作模式,控制运算器工作，观察输出的计算结果。
通过实验完成下表：DR1 DR2 S3 S2 S1 S0 M=0，CN= 1 M=0,CN = 0 M =1 65 A7 0 0 0 0 F= F= F= 65 A7 0 0 0 1 F= F= F= 65 A7 0 0 1 0 F= F= F= 65 A7 0 0 1 1 F= F= F= 65 A7 0 1 0 0 F= F= F= 65 A7 0 1 0 1 F= F= F= 65 A7 0 1 1 0 F= F= F= 65 A7 0 1 1 1 F= F= F= 65 A7 1 0 0 0 F= F= F= 65 A7 1 0 0 1 F= F= F= 65 A7 1 0 1 0 F= F= F= 65 A7 1 0 1 1 F= F= F= 65A71 1 0 0F=F=F=65 A7 1 1 0 1 F= F= F= 65 A7 1 1 1 0 F= F= F= 65 A71 1 1 1F=F=F=详细说明详细说明：：（1）实验中涉及到的运算器模块与总线结构的逻辑示意图如下所示。
运算器模块包括两个输入端寄存器DR1和DR2,数据通过总线传送到这两个寄存器里，而后操作ALU 控制信号，使ALU 进行相应的操作，最后将运算结果送到总线上。
计算机组成原理实验1运算器实验
计算机组成原理实验1运算器实验新疆师范⼤学计算机组成原理（本科）实验报告实验名称：实验1 运算器实验院系：计算机科学技术学院班级： 11-1班学⽣姓名：⽊拉提·巴⼒学号： 20111601141025 合作者姓名：指导教师：彭程⽼师教师评阅结果：教师评语：实验⽇期 2014 年 12⽉ 01⽇⼀、实验⽬的1．掌握运算器的组成及⼯作原理；2．了解4位函数发⽣器74LS181的组合功能，熟悉运算器执⾏算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
⼆、实验仪器及设备1.EL-JY-II型计算机组成原理实验系统⼀套。
2. 导线若⼲三、实验内容验证74LS181运算器的逻辑运算功能和算术运算功能。
四、电路图图1－7 实验⼀开关实验接线图五、实验操作及运⾏结果1）拨动清零开关CLR，使其指⽰灯。
再拨动CLR，使其指⽰灯亮。
置ALU-G＝1：关闭ALU的三态门；再置C-G=0：打开数据输⼊电路的三态门；2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输⼊电路的数据开关“D15……D0”为要输⼊的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号⽆效；（3）按⼀下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。
3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输⼊电路的数据开关“D15……D0”为想要输⼊的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号⽆效；置LDR2＝1：使数据暂存器LT2的控制信号有效。
（3）按⼀下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。
（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号⽆效。
4 ）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输⼊电路的三态门，然后再置ALU-G=0，打开ALU的三态门；（2）置“S3S2S1S0M”为“11111”，数据总线显⽰灯显⽰数据暂存器LT1中的数，表⽰往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“10101”，数据总线显⽰灯显⽰数据暂存器LT2中的数，表⽰往暂存器LT2置数正确。
计算机组成原理-运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU 中的运算器来完成，运算器也称作算术逻辑部件ALU。
首先安排基本运算器实验，了解运算器的基本结构。
1.1实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.2实验设备PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。
1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示，Nexys4 DDR板包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。
为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。
5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。
另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。
“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。
滑动开关根据他们的位置产生固定的高或低信号输入。
16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。
不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。
控制显示模块的七段显示器的原理图如图1.2所示：图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。
8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。
如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。
计算机组成原理实验-运算器实验报告
当A=10000000，B=00110010时
F=01111111
（5）S3S2S1S0=1101时，F=A加1。例如：
当A=00110101，B=00110101时，F=00 Nhomakorabea10110
当A=11100011，B=00100010时
F=11100100
F=00100000，FC灯亮，表示有进位
（3）S3S2S1S0=1011时，F=A减B。例如：
当A=00110101，B=00110101时，
F=00000000
当A=01011011，B=00111010时
F=00100001
（4）S3S2S1S0=1100时，F=A减1。例如：
当A=00110101，B=00110101时，
计算机组成原理实验运算器实验报告基本运算器实验报告运算器的组成部分运算器实验报告运算器及移位实验计算机组成原理实验运算器运算器的主要功能是运算器的主要功能运算器的功能
1.逻辑运算
（1）S3S2S1S0=0000时，F=A，例如：
当A=00010101，B=01101001时
F=00010101；
当A=01011000时，B=01011110时
当A=11000011，B=00111100时
F=00000000
（4）S3S2S1S0=0011时，F=A+B。例如：
当A=00110101，B=11001010时，
F=11111111
当A=01011011，B=11000101时
F=11011111
（5）S3S2S1S0=0100时，F=/A。例如：
F=00011101
当A=01000111，B=00000101时
《计算机组成原理》实验报告——运算器
南通大学信息科学技术学院《计算机组成实验》实验报告实验运算器的设计与实现一、实验目的1.熟悉Vivado软件的使用方法。
2.熟悉运算器的功能。
3.掌握自顶而下的硬件模块设计方法。
4.掌握电路仿真测试方法，掌握仿真激励文件的编写，掌握仿真输出的分析方法。
二、实验任务设计一个运算器，具有基本的加、减、与、非、异或等功能。
三、设计步骤（1）实验电路原理及信号说明运算器的逻辑结构如图所示：其中Aluc操作码对应功能如下：具体设计如下：本实验采用运算部件并行多路选择实现，运用了32位加/减法器，32位移位器，32位6选1选择器。
（2）实验电路设计顶层文件：module ALU(X,Y,Aluc,R,Z);input[31:0]X,Y;input[3:0]Aluc;output[31:0]R;output Z;wire[31:0]d_as,d_and,d_or,d_xor,d_lui,d_sh,d;ADDSUB_32 as32(X,Y,Aluc[0],d_as);assign d_and=X&Y;assign d_or=X|Y;assign d_xor=X^Y;assign d_lui={Y[15:0],16'h0};SHIFTER shift(Y,X[10:6],Aluc[3],Aluc[1],d_sh);MUX6X32 select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc[3:0],R);assign Z=~|R;endmodule32位加法/减法计算器：module ADDSUB_32(X,Y,Sub,S);input [31:0]X,Y;wire Cout;input Sub;output [31:0]S;CLA_32 adder0(X,Y^{32{Sub}},Sub,S,Cout);endmodule32位CLA运算器8x4位：module CLA_32(X,Y,Cin,S,Cout);input[31:0]X,Y;input Cin;output[31:0]S;output Cout;wire Cout0,Cout1,Cout2,Cout3,Cout4,Cout5,Cout6;CLA_4 add0(X[3:0],Y[3:0],Cin,S[3:0],Cout0);CLA_4 add1(X[7:4],Y[7:4],Cout0,S[7:4],Cout1);CLA_4 add2(X[11:8],Y[11:8],Cout1,S[11:8],Cout2);CLA_4 add3(X[15:12],Y[15:12],Cout2,S[15:12],Cout3);CLA_4 add4(X[19:16],Y[19:16],Cout3,S[19:16],Cout4);CLA_4 add5(X[23:20],Y[23:20],Cout4,S[23:20],Cout5);CLA_4 add6(X[27:24],Y[27:24],Cout5,S[27:24],Cout6);CLA_4 add7(X[31:28],Y[31:28],Cout6,S[31:28],Cout);Endmodule4位CLA运算器：module CLA_4(X,Y,Cin,S,Cout);input [3:0]X,Y;output Cout;input Cin;output [3:0]S;and i0(Y_3,X[3],Y[3]);or i1(X_3,X[3],Y[3]);and i2(Y_2,X[2],Y[2]);or i3(X_2,X[2],Y[2]);and i4(Y_1,X[1],Y[1]);or i5(X_1,X[1],Y[1]);and i6(Y_0,X[0],Y[0]);or i7(X_0,X[0],Y[0]);not i01(Y_31,Y_3);nand i02(Y_32,X_3,Y_2);nand i03(Y_33,X_3,X_2,Y_1);nand i04(Y_34,X_3,X_2,X_1,Y_0);nand i05(Y_35,X_3,X_2,X_1,X_0,Cin);nand i00(Cout,Y_31,Y_32,Y_33,Y_34,Y_35);//Cout的输出门级电路实现not i_2(Y__3,Y_3);and i21(Y_21,Y__3,X_3);not i22(Y_22,Y_2);nand i23(Y_23,X_2,Y_1);nand i24(Y_24,X_2,X_1,Y_0);nand i25(Y_25,X_2,X_1,X_0,Cin);nand i26(Y_26,Y_22,Y_23,Y_24,Y_25);xor i20(S[3],Y_21,Y_26);//S3的输出门级电路实现not i_1(Y__2,Y_2);and i11(Y_11,Y__2,X_2);not i12(Y_12,Y_1);nand i13(Y_13,X_1,Y_0);nand i14(Y_14,X_1,X_0,Cin);nand i15(Y_15,Y_12,Y_13,Y_14);xor i10(S[2],Y_11,Y_15);//S2的输出门级电路实现not i_0(Y__1,Y_1);and i51(Y_51,Y__1,X_1);not i52(Y_52,Y_0);nand i53(Y_53,X_0,Cin);nand i54(Y_54,Y_52,Y_53);xor i50(S[1],Y_51,Y_54);//S1的输出门级电路not i41(Y__0,Y_0);and i42(Y_4,Y__0,X_0);xor i40(S[0],Y_4,Cin);//S0的输出门级电路endmodule32位移位器：module SHIFTER(X,Sa,Arith,Right,Sh);input [31:0]X;//操作数input [4:0]Sa;//移位长度input Arith,Right;//right表示判断左移还是右移，arith判断逻辑还是算术移位output [31:0]Sh;//输出结果wire [31:0]T4,T3,T2,T1,T0,S4,S3,S2,S1;wire a=X[31]&Arith;wire [15:0]e={16{a}};parameter z=16'b0000000000000000;wire [31:0]L1u,L1d,L2u,L2d,L3u,L3d,L4u,L4d,L5u,L5d;assign L1u={X[15:0],z[15:0]};assign L1d={e,X[31:16]};MUX2X32 M1l(L1u,L1d,Right,T4);MUX2X32 M1r(X,T4,Sa[4],S4);//1assign L2u={S4[23:0],z[7:0]};assign L2d={e[7:0],S4[31:8]};MUX2X32 M2l(L2u,L2d,Right,T3);MUX2X32 M2r(S4,T3,Sa[3],S3);//2assign L3u={S3[27:0],z[3:0]};assign L3d={e[3:0],S3[31:4]};MUX2X32 M3l(L3u,L3d,Right,T2);MUX2X32 M3r(S3,T2,Sa[2],S2);//3assign L4u={S2[29:0],z[1:0]};assign L4d={e[1:0],S2[31:2]};MUX2X32 M4l(L4u,L4d,Right,T1);MUX2X32 M4r(S2,T1,Sa[1],S1);//4assign L5u={S1[30:0],z[0]};assign L5d={e[0],S1[31:1]};MUX2X32 M5l(L5u,L5d,Right,T0);MUX2X32 M5r(S1,T0,Sa[0],Sh);Endmodule32位6选1功能选择器：module MUX6X32(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc,d);input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;output [31:0]d;function [31:0]select;input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;case(Aluc)4'b0000:select=d_as;4'b0001:select=d_as;4'b0010:select=d_and;4'b0011:select=d_or;4'b0100:select=d_xor;4'b0110:select=d_lui;4'b0101:select=d_sh;4'b0111:select=d_sh;4'b1111:select=d_sh;4'b1101:select=d_sh;endcaseendfunctionassign d=select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc); endmoduleRTL视图如下：四、实验仿真结果分析1.仿真测试文件：module sim();// ALU Inputsreg [31:0] X;reg [31:0] Y;reg [3:0] Aluc;// ALU Outputswire [31:0] R;wire Z;ALU u_ALU (.X ( X ),.Y ( Y ),.Aluc ( Aluc ),.R ( R ),.Z ( Z ) );initial beginAluc[3:0] = 0;X[31:0] = 3;Y[31:0] =2;#50;endalways #200 Aluc=Aluc+1;endmodule2.仿真测试波形：3.仿真测试结果分析开始时设置两个操作数X为3，Y为2；Aluc为0时执行加法运算，结果为5；Aluc为1时执行减法运算，结果为1；Aluc为2时执行与运算，结果为2；Aluc为3时执行或运算，结果为3；Aluc为4时执行异或运算，结果为1；……分析可知，设计符合实验要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三部分：实验项目
实验二：脱机运算器实验
实验目的 深入了解AM2901运算器的功能与具体用法，掌握用 AM2901完成各种运算操作时各控制信号的使用，观 察指令执行的结果对状态标志的影响；了解4片 AM2901的级联方式，深化运算器部件的组成、设计、 控制与使用等知识。 实验说明 1、位片结构的运算器芯片Am2901 Am2901芯片是一个 4位的位片结构的、完整的运算 器器件，作为教学内容的实例具有很好的典型性。
16个
A口地址
通用寄存器
RAM3
三选一
B口地址 8 种 数据组合 8 种 结果处理
11
RAM0
F
符号位 结果为零 结果溢出 进位输出
F3 F=0000 OVR Cn+4
A L U S R
8 种运算功能
Cn 第一个组成部分是 算逻运算部件ALU, 完成 3 种算术运算 和 5 种逻辑运算， 共计 8 种功能。
三选一
第二个组成部分 是通用寄存器组 由16个寄存器构 成，并通过B口 与A口地址选择 被读的寄存器， B口地址还用于 指定写入寄存器 通过B口地址、 A口地址读出的 数据将送到B、 A锁存器，要写 入寄存器的数据 由一个多路选择 器送来。
13
RAM0
也可称为移位器
该寄存器组的写入，只能用B 地址实现，写入数 据是ALU的输出经三选一门（移位器）送到寄存 器组的输入端。移位器可执行直送、左移一位、 右移一位的操作，使加减等运算和移位操作可在 同一操作步骤中完成。
计算机组成原理实验
任课教师：刘万成
1792742986@
1
实验教学安排
实验二：脱机运算器实验 实验一：监控程序与简单汇编语言程序设计 实验三：存储器扩展实验 实验四：微程序控制器实验 实验五：中断实验 （ 2） （ 1） （ 1） （ 2） （ 1）
2
实验考核方法
《计算机组成原理》实验成绩为20分。 实验成绩包括： 考勤 课上完成实验情况 实验报告 综合作业
二选一
通用寄存器
RAM3 三选一
B口地址
RAM0
15
一组二选一门， 二选一 /OE 选择把A口数据 F 或ALU结果送出 F3 芯片，以给出输 A L U F=0000 出Y的数据，Y输 OVR S R Cn Cn+4 出的有无还受输 出使能 /OE信号 三选一 二选一 的控制，仅当 /OE为低是才有Y 输入D 输出 ， B锁存器 A锁存器 Q寄存器 /OE为高，Y输出 Q3 Q0 B 16个 A A口地址 为高阻态。 三选一 通用寄存器 B口地址 RAM3 三选一 RAM0
通用寄存器
RAM3
三选一
也可称为移位器
RAM0
14
输出Y /OE
F3 F=0000 OVR Cn+4
乘商寄存器Q
Q3
三选一
Q0
该芯片的第四 个组成部分是 5 F 组多路数据选 A L U 择电路，通过 Cn S R 它们，实现芯 片内上述三个 三选一 二选一 组成成分之间 的联系，也实 输入D 现该芯片和其 B锁存器 A锁存器 外界信息的输 入与输出操作。 A 口地址 B 16个 A
微型开关
手拨输入开关
9
Am2901的内部组成与功能
10
输出Y /OE
F3 F=0000 OVR Cn+4
F
二选一
A L U S R 三选一 二选一
Cn
组成 算逻运算 部件 1 6 个 累加器 乘商寄存器 Q 5组多路选择门
乘商寄存器Q Q3 三选一 Q0
B锁存器 B
A锁存器 A
Байду номын сангаас
输入D 功能 8 种 运算功能
8
TH-union 教学计算机
串口电路
微程序
控制器
组合逻辑
5V电源
电源 开关
控制器 运算器 内存 储器
RESET,START
运行功能选择开关
I8~6 I5~3 I2~0 SST SCI SSH A口 B口
两个12位的 16位的
按键
单步，手拨，组合逻辑，联机 ， 8位 连续，内存， 微程序，脱机 ， 16位
微型开关
手拨输入开关
5
选用中小规模集成电路实现的教学计算机系统的组成
计算机
终端
PC机
微程序 控制器 串 行 接 口
硬布线 控制器
运算器 (16 位)
主存储器 （16位）
电源
+5V
按键 开关 指示灯
接 内口 存实 扩验 展中 实断 验实 验
作为最底层的输入/输出手段，开关手拨数据输入，指示灯显示输出的 操作方式还是应该有的。对提高学生的实验动手能力也很有用处。
3 位功能选择码 000 001 010 011 100 101 110 111
R+S SR RS R٧ S RS RS R⊕S R⊕S
其输出为 F，两路输 入为 S、R，最低位 进位Cn，4个状态输 出信号如图所示
12
B锁存器 B
A锁存器 16个 A
A口地址
B口地址
通用寄存器 （写入）
RAM3
输出Y /OE
F3 F=0000 OVR Cn+4
F
二选一
A L U S R 三选一 二选一
Cn
乘商寄存器Q Q3 三选一 Q0
B锁存器 B
A锁存器 A
输入D
16个
A口地址 B口地址
第三个组成部 分是乘商寄存 器Q，主要用 于实现硬件的 乘法、除法运 算。它能对自 己的内容完成 左右移位功能， 其输出可以送 往ALU，并可 接收ALU的输 出结果。
4
第二部分：TH-union 教学计算机介绍
串口电路
微程序
控制器
组合逻辑
5V电源
电源 开关
控制器 运算器 内存 储器
RESET,START
运行功能选择开关
I8~6 I5~3 I2~0 SST SCI SSH A口 B口
两个12位的 16位的
按键
单步，手拨，组合逻辑，联机 8位， 连续，内存， 微程序，脱机 16位，
3
第一部分：实验须知
实验预习 实验报告 实验报告是实验后的书面总结，通过对实验现象的整理、 分析、总结，可加深对所学理论知识的理解。 实验守则 （1） 保持实验室的整洁，禁止在实验室用餐、喝饮料。 （2） 严禁带电接线和拆线，不要用手触及任何带电部 分。 （3）实验设备发生故障时，必须立即断电，并马上报 告老师。
16
输出Y
Am2901 运行功能的控制
为了控制Am2901 运算器按我们的意 图完成预期的运算操作功能，就必须向其 提供相应的控制信号，包括：用3组各3位 的编码，分别用于选择ALU 的运算功能， 输入数据，结果处置方案，具体规定如 表2-1、表2-2 和表2-3 所示。
17
表2-1 选择8 种运算功能