数字相机时序模拟技术

CPLD模拟出OV6620时序信号
时钟信号用晶振电路
CPLD数据下载模块
C_TDI C_TMS C_TDO C_TCK
1
R
0
4
K
1
R
0
2
K
1
R
0
1
K
4.硬件设计电路部分
VCC_C
CPLD
P
2
9
7
5
3
1
下
1
0
8
6
4
2
载
线
VCC_C

电源模块
CPLD
Y
Y
A9_C
A8_C
A7_C
A6_C
A5_C
WE_C
VCC_C
VCC_C
C_TDI
C_TMS
C_TDO
C_TCK
3
6
1
1 9
3
3
U3C
VCCIO1
VCCIO1
VCCINT
(3.3V
or
2.5V)
VCCINT
(3.3V
or
2.5V)
1
R
0
4
K
1
R
0
2
K
1
R
0
1
K
VCC_C
CPLD
P
2
9
7
5
3
1
下
1
0 8
6
4
2
载
GNDINT
GNDINT
线
GNDIO
9
1
6
3
1
5
VCC_C
结论

本论文对CMOS图像传感器进行了研究，通过对 大量的有关图像传感器的学术论文和资料的学习 和分析，对图像传感器的发展过程，工作原理。 性能特点和使用方法有所掌握。独立完成整个系 统设计，大到从总体方案的设计小到分配与实现 每个管脚的功能。在实验中可以灵活运用调试工 具进行测试与分析，并以此为根据分析问题。完 成了对图像传感器OV6620和OV7620的研究。并 以此为根据利用VHDL语言和CPLD技术实现了 CMOS图像传感器的场同步，行同步，像素时钟， 像素灰度值等信号模拟技术。
1
2 9
入
IO/GCLK0
IO/GCLK1
I O
I O
1
I O
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I U3A
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
2
3
4
5
6
7
8
1
1
1
1
1
1
1
2
2
2
2
2
2
4
5
6
7
8
9
0
1
6
7
8
D12_CS_C
V3.3
GCLK1
D7_C
D6_C
D5_C
D4_C
D3_C
D2_C
D1_C
D0_C
1
IO/GCLK2
Y 4 7
7
I O
A14_C 8
7
5 1
SRAM_OE_C
I O O
I
A13_C 1 BANK 2
8
5 0
A15_C
I O O
I
A12_C 2
8
4 9
A16_C
I O
I O
A11_C 3
8
4 8
A17_C
I O
I O
A10_C 4
8
4 7
A18_C
I O
I O
PWDN_T_C 5
8
4 4
I O
I O
图
Y1_T 2
9
3 7
I O
I O
像 Y2_T 5 9
3 6
CTRL_C
I O
I O
传
Y3_T 6
9
3 5
RD_C
I O
I O
感
Y4_T 7
9
BANK
1
3 4
CHANGE_C
器
I O
I O
Y5_T 8
9
3 3
OUT_ENABLE_C
信 I O
I O
Y6_T 9
9
3 0
号
I O
I O
Y7_T 0 0
整个面（X,Y)
OV6620芯片简介




101376像素(352x288 ) 逐行扫描读出 8/16 bit视频数据:CCIR601, CCIR656, ZV端口 宽动态范围，抗模糊，零拖尾效应 电子曝光、增益、白平衡控制 图像增强:亮度、对比度、伽玛、饱和度、锐度、窗日等 内部/外部同步 帧曝光/行曝光选项 5V工作电压，低电源消耗 <80 mW工作功率 <10uA节电模式 伽玛校正(0.45/0.55/1.00) SCCB可编程(400kb/s) 色彩饱和度、亮度、对比度、白平衡、曝光时间、增益
TCK_C
I O
IO/DEV_CLRn
VSYNC_C 6
8
4 3
TMS_C
I O
IO/DEV_OE
HREF_C 7
8
4 2
TDO_C
I O
I O
PCLK_C 8
8
4 1
TDI_C
I O
I O
8 9
4 0
4040CLK_C
I O
I O
9 0
3 9
ADDRESS_C_C
I O
I O
Y0_T 1
9
3 8
FCS_C
数字相机时序模拟技术
1.数字相机时序模拟技术简介
研究基于的数字相机时序模拟的原理与基本 技术。利用CPLD技术，可以模拟出CMOS图 像传感器场同步，行同步，像素时钟，像素 灰度值（8bit并行）等几种典型的CMOS图像 传感器时序信号，可为数字相机辅助电路调 试提供参考数据源。
数字相机时序模拟技术研究意义
R18
5
VCC_C
0
GCLK1 POWER
DS5
总体设计电路
4 3 youyuanjingzhen JZ1 VCC O U T G 9 8 5 4 N N 4 0 9 5 D C EPM240T100C5 VCCIO2 VCCIO2 VCCIO2 VCCIO1 2 1 C_TMS C_TCK C_TDO C_TDI GNDIO GNDIO GNDIO GNDIO GNDIO 2 2 2 2 2 4 5 3 EPM240T100C5 U3B TMS TDO TDI 1 3 4 6 7 TCK 0 2 6 0 9
16-bit数字图像输出时序图
3.利用CPLD输出时序信号

要想实现CMOS图像传感器的时序信号 的模拟，首先需要设计一个基于可编程 逻辑器件CPLD的时序信号发生器。
序列产生波形仿真图
VSYNC是垂直同步信号。HSYNC是水平同步信号。 PCLK是象素数据输出同步信号。 HSYNC为高时即可 开始有效数据采集，而PCLK下降沿的到来则表明数 据的产生，PCLK每出现一个下降沿，系统便传输一 位数据。在HSYNC为高电平期间，系统共可传输640 位数据。在一帧图像中，即VSYNC为低电平期间， HREF会出现480次高电平。而下一个VSYNC信号上 升沿的到来则表明分辨率640×480的图像采集过程 的结束。
2.数字相机相关理论概述
典型的CMOS图像传感 器由像素单元阵列及辅 助电路构成。其中像素 单元阵列主要实现光电 转换功能，辅助电路主 要完成驱动信号的产生、 光电信号的处理、输出 等任务。
初始化 设置YR 用同步信号复 位YL
启动行读出
Y=max?
启动列输出程序 设置列寄存器
从X=0到Xmax 下一行


数字相机的发展是日新月异，性价比不断改善。 因此CMOS图像传感器芯片获得了迅速的发展 和广泛应用 。而CMOS图像传感器的价格昂贵 而且极易损坏。对于CMO S图像传感器的实际 性能、外围电路的设计等方面都需要大量的试 验研究。 利用CPLD技术，模拟出CMOS图像传感器时序 信号，大大降低了试验成本、节约空间和降低 电路的复杂性，并且有效的提高了试验效率， 在实际应用中有重大意义。
谢谢！ 请提宝贵意见
Y
Y
Y
Y
SRAM_CE_C
A4_C
A3_C
A2_C
A1_C
A0_C
Y
EPM240T100C5 电
5
6
3
2
1
0
7
路
7
7
7
7
7
7
7
6
6
6
6
6
6
6
5
5
5
5
5
5
5
6
5
4
3
2
1
0
9
8
7
6
4
2
1
8
7
6
5
4
3
2
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
O
O
O
O
OBiblioteka Baidu
O
O
O
O
O
O
IO/GCLK3 O O O O O O O O