maxplus2软件的运用步骤

图形的层次化设计和BUS利用

层次化设计

数字系统设计通常采纳自顶向下与自底向上相结合的方式，在MAX+PLUSII中，可利用层次化设计方式来实现数字系统的设计。一样是先组建底层设计，然后设计顶层。下面设计能给出时、分和秒的时钟。

第一成立一个新的图形设计文件“”，对其编译、仿真以保证正确。注意连线命名。完成设计后执行File→Create Default Symbol生成“counter60”即编译成用户库中的一个元件。然后成立顶层设计文件“”

BUS利用

BUS泛指多个信号线的组合，能够减轻设计中重复连线，清楚易读。

语言描述输入法

ALTERA开发环境利用入门

ALTERA公司的MAX+plusII是其中较常被利用的EDA开发环境，它操作方便、功能壮大，提

供了原理图输入和VHDL语言输入功能，在环境中能够完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA/CPLD芯片编程等功能。

MAX+plusII支持以下FPGA/CPLD器件的编程：

FPGA器件包括ACEX1K系列、FLEX系列；

CPLD器件MAX系列。

下面以VHDL语言输入设计为例，一步一步描述在MAX+plusII开发环境中如何完成EDA的设计流程。原理图输入方式只是在新建设计文件类型上与VHDL语言不同，其他大体一样。

1.成立工作文件目录。咱们将一个设计称为一个项目，在硬盘上成立一个工作

文件目录，目录名应命名为英文名。以后与该项目有关的所有设计文件都保留在此目

录下。MAX+plusII软件安装好后，会在硬盘上生成一个MAX2WORK目录，咱们在

MAX2WORK之下成立一个工作文件目录，命名为“EX”，本例中所有文件都存在此目录

下。

1.新建设计文件。启动MAX+plusII开发环境，选择菜单[File]下的[New]功能，显现对话框，要求确认“新建”何种类型的文件，有四种类型文件可选择，因为咱们新建VHDL文本，因此选择第三个“Text Editor file”。对话框如图所示。确认对话框后，开发环境生成一

空的文本编辑窗口用于输入VHDL文本。

图新建设计文件

3．输入VHDL设计描述。在窗口输入如下VHDL程序，本例完成的是一个全加器的功能。

LIBRARY IEEE;

USE ENTITY EX1 IS

PORT (

a : IN STD_LOGIC;

b : IN STD_LOGIC;

c_in : IN STD_LOGIC;

sum : OUT STD_LOGIC;

c_out: OUT STD_LOGIC

);

END EX1;

ARCHITECTURE behv OF EX1 IS

BEGIN

sum <= a XOR b XOR c_in;

c_out <= (a AND b) OR (c_in AND (a OR b));

END behv;

其中“a”和“b”表示全加器的“输入1”和“输入2”，“c_in”表示“低位进位输入”，“sum”表示全加器的“和”，“c_out”表示全加器的进位。

图输入VHDL设计描述

4．保留VHDL文本。输入VHDL语言后，选择菜单[File]下的[Save As]功能，显现如图对话框，在“Directories”当选择适才新建的项目文件目录“C:\MAX2WORK\EX”,在“File Name：”处填上文件名“”。按“OK”确认退出。

5．将当前文件设为项目的主文件。因为在EDA设计中，一个项目按功能不同或层次不同，能够包括很多设计描述文件，这些文件能够是原理图也能够是VHDL，也能够是混合的。

设计时，能够按功能分模块来完成，也能够自底向上慢慢完成。将当前文件设为项目的主文件后，以后所进行的编译、仿真、测试都是以此文件为顶层文件，包括其基层文件来完成的，而此文件的上层文件和并行文件都不受阻碍。选择菜单[File]的[Project]的“Set Project to Current File”功能能够将当前文件设成项目的主文件。如图所示。

图保留VHDL文本图将当前设计文件设为项目主文件

6．选择设计所利用的器件。那个地址的器件确实是指每一个设计所利用的FPGA或CPLD芯片，ALTERA公司具有代表性的FPGA为FLEX 10K系列的 EPF10K10LC84-4。具有代表性的CPLD为MAX7000S系列的EPM7128SLC84-15。选择菜单[Assign]的[Device...]功能，显现如图所示对话

框，在“Device Family”当选择ALTERA公司的器件系列，被选定了器件系列后，“Devices”框内显现该系列的各类芯片，若是“Show Only Fastest Speed Grades”被选中，那么器件框中只显示最快速度的器件，去掉“只显示最快芯片”前的勾，器件框中显示该系列所有芯片。本例中，咱们选择MAX7000S系列中的EPM7128SLC84-15芯片。

图选择设计所利用的器件

7．编译设计项目。选择[MAX+plus II]菜单的[Compiler]功能，显现如图窗口，按“Start”开始编译。若是有错，程序会自动停止并指犯错误，用户解决错误后，再从头编译，直到全数编译完成。

8．成立输入操纵波形。在对设计进行验证时，要给输入信号加上驱动，用波形文件来描述驱动信号的高低状态和前后时序，并加在芯片相应的管脚上。选择[File]的[New]功能，在对话框当选择“Waveform Editor file”，开发环境打开一空的波形编辑窗口。如图所示。

图编译时，执行各步骤的流程图成立输入操纵波形

9．加入信号结点。在窗口中加入需要驱动的信号和想要观看的信号，选择波形窗口上方的[Node]菜单的[Enter Node from SNF]功能。显现如图所示对话框，按“LIST”按钮，在左侧“Available Nodes & Groups”显现设计中所有信号名，能够在窗口当选中其中想要观看的信号和需要驱动的信号，按“=>”按钮将信号加入右边选中窗口。确认退出。

图加入信号接点

10．编辑波形。波形窗口中已经有需要驱动的信号和想要观看信号的信号名，此刻咱们概念需要驱动的信号状态和时序，在本例中只有三路输入信号：c_in、b、a，三路信号共有8