数电实验代码原理图
数字逻辑电路(数电)课程设计_电子秒表_VHDL实现(含完整源代码!!)
电子科技大学UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA数字逻辑设计实验报告实验题目：电子秒表学生姓名：指导老师：一、实验内容利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。
二、实验要求1、实现计时功能：域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。
2、两键控制与三次记录：1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。
系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。
其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。
三、设计思路1、整体设计思路先对按键进行去抖操作，以正确的得到按键信息。
同时将按键信息对应到状态机中，状态机中的状态有：理想状态、开始状态、3次记录、3次显示、以及其之间的7次等待状态。
因为需要用数码管显示，故显示的过程中需要对数码管进行片选和段选，因此要用到4输入的多路选择器。
在去抖、计时、显示的过程中，都需要用到分频，从而得到理想频率的时钟信号。
2、分频设计该实验中有3个地方需要用到分频操作，即去抖分频（需得到200HZ时钟）、计时分频（需得到100HZ时钟）和显示分频（需得到25kHZ时钟）。
分频的具体实现很简单，需首先算出系统时钟（50MHZ）和所需始终的频率比T，并定义一个计数变量count，当系统时钟的上升沿每来到一次，count就加1，当count=T时就将其置回1。
这样只要令count=1~T/2时clk=‘0’，count=T/2+1~T时clk=‘1’即可。
数电实验报告
数电实验报告实验一实验题目：十进制代码——8421码转换电路实验目的：（1）掌握组合逻辑电路设计方法（2）掌握码制转换逻辑的设计特点（3）掌握TTL芯片的应用和调试实验原理：实验内容：将TTL设计成十进制转换成8421BCD码。
实验总结与收获：对TTL有了一定的了解，掌握码制转换逻辑的设计特点，组合逻辑电路设计方法也有些了解，对以后的实验有心理准备。
实验二实验题目: 译码器及数码显示实验目的:(1) 掌握组合逻辑电路设计的方法.(2) 对比用不同的器件,不同设计方法之间的比较. (3) 掌握数码关与译码器的电位关系.实验原理:1.数码管是一种子常用器件,当你显示十进制数时,是有很多电路供你选用,一般根据所使用的数码管是共阳极还是共阴极来选择对应芯片的.七段发光二极管(LED)数码显示器的字形与七段荧光数码管一样,外观为平面型.它的a,b,c,d,e,f,g 段是用发光二极管显示的,并且分为共阳极和共阴极两种.共阳极是七个发光二极管的阳极接在一起,接到高电平(正电源)上,阴极接到译码器的输出端,哪个发光二极管的阴极为低电平,哪个发光二极管就亮,而阴极为高电平的发光二极管就不亮.共阴极是七个发光二极管的阴极接到一起,,接到低电平处,哪个发光二极管的阳极接高电平,哪个发光二极管就亮,否则就不亮.这种数码特点是电源电压为5V,与TTL 电源一致共阳弄数码管内部结构.2.LED 数码管的内部显示如图所示:3.BI 是消隐输入端,当输出功能为0—15V 时,BI 必须开路或接高电平,BI 处于低电平时,所有各段输出均被切断且与其它输入端的电平无关.RBI 串行消隐输入端,能消除无意义的0显示,RBO 串行消隐输出端与RBI:LT 组合控制可消除其它无意义的输出.LT 为灯测注:输出端中Y表示导通,N表示截止.实验内容:(1)要求设计16进制译码器的逻辑图.(2)根据逻辑图边好译码器,并将电阻,数码管连上.(3)通电调试,直到0—F都能正确显示为止.实验设计:1.根据实验需求分析,可得出下面的逻辑关系式:CBADACBADDBCDBACBADDCBADABCBCDADBACABDCDCBADCBAa+++=++++++++=DABCBABADCCDBADCBADCBADABCDCBADCABDCBADCBADCBAb+++=++++++++=CBACDCACABDCBADDCBADABCDABCDBACDCBADCABDCBADCBAc++=+++++++++ =DB AC B ABCACABDCBCDABACDCABDC ABDC BADDC B ADABCDBACDCABDB ACDC B Ad++++=++++++++++=CABABCDADCBADCBADBCADCBADCBAe+=+++++=DBDCBABCDACDBACDBACBADDCBABCDAACDBCDBADCBAf++=++++++++ =C BB ADCC BBCDACDB ACDB ADCABDC B ADC B ADC B ADBCAACDBDC B ADCABDC B Ag+++=+++++++++++=其中:0=a+b+c+d+e+f 1=b+c 2=a+b+d+e+g. 3=a+b+c+d+g.4=b+c+g+f. 5=a+c+d+f+g. 6=a+c+d+e+f+g. 7=a+b+c.8=a+b+c+d+e+f+g. 9=a+b+c+d+f+g A=a+b+c+e+f+g.B(b)=c+d+e+f+g. C=a+e+f. d(D)=b+c+d+e+g.E=a+d+e+f+g F =a+e+f+g.2.用编程语言进行编程:PLD16V8 //器件名称BASIC GATES //逻辑功能WANGTAO 2009.4.13 //姓名,时间SHIYAN LATTICE V4.6 //用途,公司,版本D C B A NC NC NC NC NC GND //定义输入脚NC a b c d e f g NC VCC //定义输出脚;LOGIC EQUATIONS //注释a=B*/D+A*/B*D+A*C*/D+/A*/B*/Cb=/C*/D+/A*/B+A*/B*/C+A*B*/Dc=A*/C+C*/D+/A*/B*/Cd=/C*D+A*B*/C+/A*B*C+A*/B*C+/A*/B*/De=/A*B+/A*/Cf=/A*/B+C*/D+/B*Dg=B*/C+/C*D+/A*B+/B*CDESCRIPTION //程序结束3.调试验证:实验中用fm.exe对程序wt.pld进行编译.生成wt.jed文件。
数电实验与非门的逻辑检验
数字电路实验报告集成逻辑门的测试一实验目的：1、了解与非门各参数的意义。
2、熟悉万用表的使用方法。
3、熟悉数字逻辑实验板的使用方法。
4、了解集成逻辑门电路的使用注意事项。
二实验设备及器件1、数字逻辑电路实验板 1块2、74HC(LS)00（四二输入与非门） 1片3、数字万用表 1块三实验原理本实验采用74HC(LS)00四二输入与非门，即在一块集成块内含有四个相互独立的与非门，每个与非门有两个输入端。
实验用器件管脚介绍：1 74HC（LS）00（四二输入与非门）管脚如下图所示。
四实验内容与步骤(1）与非门逻辑功能测试与非门的逻辑功能是：当输入端有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（既有“0”得“1”，全“1”得“0”）。
如下图连接电路，借助发光二极管（LED）显示输出的状态，并记录结果在下表中。
输入1 输入2 输出0 0 11 0 10 1 11 1 0注：由于电路设计，“1”表示发光二极管不发光；“0”表示发光二极管发光。
实验原理图注：此时电路中为1 0 led不亮（2）与非门电压传输特性测试1、参照与非门与非门电压传输特性测试74HC(LS)00电压传输特性测试的实验电路图搭接图搭接电路，用万用表测试电路的输入输出数据，将数据整理后，画出输出电压根据输入电压变化而变化的曲线2、实验原理图3 使用matlab 作图以下为代码x=[1.45 1.60 1.90 2.00 2.05 2.10 2.15 2.20 2.21 2.22 2.23 2.24 2.25 2.26 2.27 2.28 2.29 2.30 2.31 2.32 2.33 2.35 2.40 2.44 2.48 2.52 ];y=[4.81 4.81 4.81 4.80 4.79 4.79 4.79 4.79 4.79 3.15 2.78 2.71 2.66 2.56 2.42 2.27 2.18 2.03 1.80 0.01 0.00 0.00 0.00 0.00 0.00 0.00];>> plot(x,y,'-*'),xlabel('输入电压ui'),ylabel('输出电压u0'),title('电压传输特性曲线'); 输入 1.45 1.60 1.90 2.00 2.05 2.102.15 输出 4.81 4.81 4.81 4.81 4.79 4.79 4.79 输入 2.20 2.21 2.22 2.23 2.24 2.25 2.26 输出 4.79 4.793.15 2.78 2.71 2.66 2.56 输入 2.27 2.28 2.29 2.30 2.31 2.32 2.33 输出 2.42 2.27 2.18 2.03 1.80 0.01 0.00 输入 2.35 2.40 2.44 2.48 2.52 输出0.000.000.000.000.004 输入输出关系曲线图五﹑ 实验总结在实验之前，做了预习，在做实验的过程中对于任务一和二都听老师讲的比较仔细，在做实验一时没有意识到数字电路实验板的指示灯坏了，以为电路板不能用， 经过仔细检查后逻辑与非门的判断完成了，在实验二中，很辛运的就想到改变滑动变阻器的阻值来控制逻辑门的输入电压，由于没有事先画出电路原理图，在接电路实物图时有些混乱，测数据的时候在抓捕临界点时，由于事先准备了小起子，在改变滑动变阻器阻值时，很方便的扭动划片螺丝，对于提高实验效率有很大并帮助。
数电实验报告十进制计数器设计
else if (EN) begin
if (!LOAD) Q1 <= DATA;
else if (Q1<9) Q1 <= Q1+1;
else Q1 <= 4'b0000;
end
end
always @(Q1)
if (Q1==4'h9) COUT = 1'b1;
else COUT = 1'b0;
Endmodule
二、仿真波形
三、电路图
四、引脚配置（约束文件）
五、思考与探索
1.本试验没有连接到实验板测试，不过可以将输出信号接至LED灯口，发光为高电平，根据发光的顺序判断计数器是否正常工作
2.遇到的问题，时钟信号上升沿和下降沿判断错误
3.二进制码->格雷码：从最右边该位的值，最左边一位不变
input EN;
input RST;
input LOAD;
input [3:0] DATA;
output [3:0] DOUT;
output COUT;
reg [3:0] Q1 ;
reg COUT ;
assign DOUT = Q1;
always @(posedge CLK or negedge RST) begin
实验报告
2017年12月7日成绩：
姓名
学号
班级
专业
课程名称
《数字电路实验》
任课老师
指导老师
机位号
实验序号
12
实验名称
十进制计数器设计
实验时间
2017.12.7
实验地点
一教225
数电实验-组合逻辑电路设计
数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。
要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。
在芯片中下载电路并在实验板上验证。
二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。
其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。
编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。
偶校验在电路实现中更直接容易。
译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。
分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。
2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。
(精选)西南交大数电实验报告
实验二、三：quartusⅡ原理图设计1.实验原理图2.实验仿真波形实验四：Verilog描述组合逻辑电路1.一位数值比较器1.1源代码module compare(a_gt,a_eq,a_lt,a,b);input a,b;output a_gt,a_eq,a_lt;assign a_gt=a&~b;assign a_eq=a&b|~a&~b;assign a_lt=~a&b;endmodule1.2代码生成原理图2.七段译码器2.1源代码module decode4_7(codeout,indec);input[3:0] indec;output[6:0] codeout;reg[6:0] codeout;always@(indec)begincase(indec)4'd0:codeout=7'b1111110;4'd1:codeout=7'b0110000;4'd2:codeout=7'b1101101;4'd3:codeout=7'b1111001;4'd4:codeout=7'b0110011;4'd5:codeout=7'b1011011;4'd6:codeout=7'b1011111;4'd7:codeout=7'b1110000;4'd8:codeout=7'b1111111;4'd9:codeout=7'b1111011;default: codeout=7'b1001111;endcaseendendmodule2.2代码生成原理图3.总原理图4.实验仿真波形图实验五：集成触发器的应用1.原理图2.实验仿真波形图实验六：移位寄存器实验1.原理图2.实验仿真波形图实验七：十进制可逆计数器1.十进制可逆计数器1.1 十进制可逆计数器源代码module s2014111909(clk,ud,q,co);input clk,ud;output reg [3:0] q;output co;assign co=((q==9)&&ud)||((q==0)&&(!ud));always @(posedge clk)beginif(ud)beginif(q>8) q<=0;else q<=q+1'd1;endelsebeginif(q==0) q<=4'd9;else q<=q-1'd1;endendendmodule1.2 代码生成原理图1.3 实验仿真波形图2.总原理图3.波形图实验八：脉冲宽度调制（PMW）实验1.实验代码module s1909(clk,h,l,out);input clk;input[3:0] h,l;output reg out;reg[6:0]pwmcnt;reg[11:0]fcnt;wire [6:0] z;reg clk1;assign z=h*10+l;always@(posedge clk)beginif(fcnt>=12'd2499)begin clk1<=~clk1; fcnt<=0;endelsebegin fcnt<=fcnt+1;endendalways@(posedge clk1)beginif(pwmcnt<z)begin out=1;endelse if(pwmcnt>=7'd99)begin pwmcnt=0;out=0;endelse begin out=0;endpwmcnt=pwmcnt+1;endendmodule2.波形图（注：专业文档是经验性极强的领域，无法思考和涵盖全面，素材和资料部分来自网络，供参考。
数电实验报告(含实验内容)
数电实验报告(含实验内容)班级：专业：姓名：学号：实验一用与非门构成逻辑电路一、实验目的1、熟练掌握逻辑电路的连接并学会逻辑电路的分析方法2、熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能二、实验设备及器材KHD-2 实验台集成 4 输入2 与非门74LS20集成 2 输入4 与非门74LS00 或CC4011三、实验原理本实验用的逻辑图如图 2-1 所示图1-1图1-1四、实验内容及步骤1、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-1中，并说明该电路的逻辑功能。
2、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-2中，并说明该电路的逻辑功能。
3、用与非门实现以下逻辑函数式，测试其逻辑功能，将结果填入表1-3中。
Y(A,B,C)=A’B+B’C+AC班级：专业：姓名：学号：五、实验预习要求1、进一步熟悉 74LS00、74LS20 和CC4011 的管脚引线2、分析图 1-1 (a)、的逻辑功能，写出逻辑函数表达式，并作出真值表。
六、实验报告1、将实验数据整理后填入相关的表格中2、分别说明各逻辑电路图所实现的逻辑功能A B C Z A B C Y表1-1 表1-2A B C Y 表1-3班级：专业：姓名：学号：实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、进一步熟悉常用集成门电路的逻辑功能及使用二、实验设备及器材KHD-2 实验台4 输入2 与非门74LS202 输入4 与非门74LS00 或CC4011三、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。
设计组合电路的一般步骤如图2-1 所示。
图 2-1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。
74ls147 138
实验六编码器、译码器及应用电路设计一、实验目的：1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法；1、学会编码器、译码器应用电路设计的方法；3、熟悉译码显示电路的工作原理。
二、实验原理：编码是用文字、符号或者数字表示特定对象的过程，在数字电路中是用二进制数进行编码的，相应的二进制数叫二进制代码。
编码器就是实现编码操作的电路。
本实验使用的是优先编码器74LS147，当输入端有两个或两个以上为低电平时，将对输入信号级别相对高的优先编码，其引脚排列如图6—1所示。
图6—1 74LS147引脚排列图图6—2 74LS138引脚排列图译码是编码的逆过程，是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器按照功能的不同，一般分为三类：1、变量译码器（二进制译码器）：用以表示输入变量的状态，如2—4线、3—8线、4—16线译码器。
以3—8线译码器74LS138为例介绍：图6—2为74LS138的引脚图，其中，A2A1A0为地址输入端，为译码器输出端，为使能端（只有当时，才能进行译码）。
图6—3 74LS42引脚排列图图6—5为CC4511引脚排列图2、码制变换译码器：用于同一个数据的不同代码之间的相互变换。
这种译码器的代表是4—10线译码器，它的功能是将8421BCD码译为十个对象，如74LS42等。
它的原理与74LS138译码器类同，只不过它有四个输入端，十个输出端。
4位输入代码共有0000—1111十六种状态组合，其中有1010—1111六个没有与其对应的输出端，这六组代码称为伪码，当伪码输入时，十个输出端均处于无效状态。
图6—3为74LS42的引脚排列图。
3、数码显示译码器：将数字、文字、符号的代码译成数字、文字、符号的电路。
（1）七段发光二极管数码管：图6—4（a）(b)为共阴管电路和共阴数码管引出脚功能图。
数电设计实验报告
一、实验目的1. 熟悉数字电路的基本组成和设计方法。
2. 学习组合逻辑电路和时序逻辑电路的设计与实现。
3. 掌握Verilog HDL语言进行数字电路的设计与仿真。
4. 提高数字电路分析与设计能力。
二、实验内容本次实验主要设计一个数字钟电路，要求实现以下功能：1. 显示时、分、秒，时间周期为24小时。
2. 时间基准为1秒对应1Hz的时钟信号。
3. 可通过按键进行校时。
三、实验原理数字钟电路主要由以下部分组成：1. 振荡器：产生基准时钟信号。
2. 分频器：将基准时钟信号分频，得到1Hz的时钟信号。
3. 计数器：对1Hz的时钟信号进行计数，实现秒、分、时的计时。
4. 显示器：将计时结果显示出来。
5. 校时电路：通过按键进行校时操作。
四、实验步骤1. 使用Verilog HDL语言编写数字钟电路的代码。
2. 使用ModelSim进行仿真，验证电路功能。
3. 将代码编译并下载到FPGA芯片上。
4. 在FPGA开发板上进行实验，测试电路功能。
五、实验代码```verilogmodule digital_clock(input clk, // 基准时钟信号input rst_n, // 复位信号，低电平有效 input set, // 校时按键output [5:0] h, // 时output [5:0] m, // 分output [5:0] s // 秒);reg [23:0] counter; // 计数器reg [23:0] h_counter; // 时计数器reg [23:0] m_counter; // 分计数器reg [23:0] s_counter; // 秒计数器// 时计数器always @(posedge clk or negedge rst_n) beginif (!rst_n) beginh_counter <= 24'd0;end else beginif (counter >= 24'd86400) beginh_counter <= h_counter + 24'd1;counter <= 24'd0;end else begincounter <= counter + 24'd1;endendend// 分计数器always @(posedge clk or negedge rst_n) begin if (!rst_n) beginm_counter <= 24'd0;end else beginif (h_counter >= 24'd24) beginm_counter <= m_counter + 24'd1; h_counter <= 24'd0;end else beginm_counter <= m_counter + 24'd1; endendend// 秒计数器always @(posedge clk or negedge rst_n) begin if (!rst_n) begins_counter <= 24'd0;end else beginif (m_counter >= 24'd59) begins_counter <= s_counter + 24'd1;m_counter <= 24'd0;end else begins_counter <= s_counter + 24'd1;endendend// 时、分、秒输出assign h = h_counter[5:0];assign m = m_counter[5:0];assign s = s_counter[5:0];endmodule```六、实验结果1. 仿真结果：使用ModelSim对代码进行仿真，验证电路功能。
北邮数电实验报告
北京邮电大学实验报告实验名称： 数电电路与逻辑设计实验学院：信息与通信工程学院班 级： 姓 名： 学 号： 班内序号：日期：一． 实验一：QuartusII 原理图输入法设计1. 实验名称和实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块 元。
(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。
(3)用3线-8线译码器（74LS138）和逻辑门设计实现函数F=A B C +A B C +AB C +A B C 。
2.实验原理图及波形图（1）半加器（2）全加器（3）74LS383.仿真波形图分析(1)半加器：输入为a，b，输出S，CO（进位）。
当ab都为0时，半加和s=0，进位端co=0。
当ab都为1时，半加和s=0，进位端co=1。
当a=1,b=0或a=0,b=1时，半加和s=1，进位端co=0。
(2)全加器：输入a，b，输出S，CO（进位），ci（低进位）。
当a=0，b=0,ci=0,输出s=0，co=0。
当a=0，b=1或a=1，b=0又ci=0,输出s=1，co=0。
当a=0，b=0,ci=1,输出s=1，co=0。
(3)74LS138输入A,B,C,输出为3。
四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。
二．实验二：用VHDL设计与实现组合逻辑电路1.实验名称和实验任务要求(1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。
要求用拨码开关设定输入信号，7段数码管显示输出信号。
(2)用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
(3)用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。
数字逻辑电路实验
1.1 数电实验仪器的使用及门电路逻辑功能的测试1.1.1 实验目的（1）掌握数字电路实验仪器的使用方法。
（2）掌握门电路逻辑功能的测试方法。
1.1.2 实验设备双踪示波器一台数字电路实验箱一台万用表一块集成芯片：74LS00、74LS201.1.3 实验原理图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。
Y A B其逻辑表达式为：=⋅图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。
Y A B C D其逻辑表达式为：=⋅⋅⋅与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。
只有当所有输入都为高电平“1”时，输出才为低电平“0”。
对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。
对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。
一般把多余的输入端接高电平或者和一个有用输入端连在一起。
1.1.4 实验内容及步骤（1）测量逻辑开关及电平指示功能用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。
将数据开关置“1”位，电平指示灯应该亮。
以此类推，检测所有的数据开关及电平指示功能是否正常。
（2）检测脉冲信号源给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。
改变脉冲信号的频率，示波器上的波形也应随之发生变化。
（3）检测译码显示器用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。
（4）与非门逻辑功能测试①逻辑功能测试将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。
电平指示的灯亮为1，灯不亮为0。
根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。
09级数电实验四
实验四、计数、译码、显示电路实验一、实验目的1. 熟悉和测试74LS90、CD4511-BCD 七段译码器等组件的逻辑功能。
2. 运用中规模集成电路组成计数、译码、显示电路。
二、实验仪器1. 双踪示波器 1台2. 万用表 1只3. 74LS90 1片4. CD4511-BCD 七段译码器 1片5. 共阴极七段数码管 1片三、组件介绍1、74LS90 Decade and Binary Counters 十进制、二进制计数器图4-1 74LS90芯片引脚图上表为LS90 8421BCD 计数时序表 注：此时输入端B 必须连接到输出端QA 上才能进行8421BCD 计数，输入端A 连时钟信号。
此时，QD 输出的是对时钟信号的十分频信号，QA 为二分频。
Note: H = High Level; L = Low Level; X = Don’t Care. 上表为LS90 5421BCD 计数时序表 注：此时输入端A 必须连接到输出端QD 上才能进行5421BCD 计数，输入端B 连时钟信号。
此时，QD 输出的是对时钟信号的五分频的信，QA 为十分频。
表4-1 74LS90真值表2、七段数码管LED数码管分为共阴极和共阳极两种。
共阴极数码管，公共端com应接低电平，需哪一段亮，将该段对应的引脚接高电平即可。
而共阳极数码管，公共端com应接高电平，需哪一段亮，将该段对应的引脚接低电平即可。
3、CD4511 BCD七段译码器/驱动器表4-2 CD4511 BCD七段译码器/驱动器真值表注：输入端DCBA为8421BCD码，输出端a-g为7位二进制代码，对应LED数码管上的各段。
四、预习要求1. 熟悉74LS90、CD4511-BCD 七段译码器、共阴极七段数码管等组件的逻辑功能。
2. 根据实验内容，画出实验原理图。
3. 拟定实验步骤，写出预习报告。
五、实验内容1. 用74LS90验证十进制计数器的功能。
数电实验实验报告
数字电路实验报告实验一 组合逻辑电路分析一．试验用集成电路引脚图74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一X12.5 VA BCD示灯：灯亮表示“1”，灯灭表示“0”ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平自拟表格并记录:2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。
否则，报警信号为“1”，则接通警铃。
试分析密码锁的密码ABCD 是什么？AＢＣDABCD 接逻辑电平开关。
最简表达式为：X1=AB ’C ’D 密码为： 1001 表格为：三.实验体会：1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。
2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。
实验二组合逻辑实验（一）半加器和全加器一．实验目的1.熟悉用门电路设计组合电路的原理和方法步骤二．预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
3. 用“与非门”设计半加器的逻辑图。
4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。
5. 完成用“异或”门设计的3变量判奇电路的原理图。
三．元件参考依次为74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD ）’，74LS136：Y=A ⊕B （OC 门） 四．实验内容1. 用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟）NOR2SC半加器全加器2.用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0.3变量判奇电路3.“74LS283”全加器逻辑功能测试测试结果填入下表中：五．实验体会：1.通过这次实验，掌握了熟悉半加器与全加器的逻辑功能2.这次实验的逻辑电路图比较复杂，涉及了异或门、与或非门、与非门三种逻辑门，在接线时应注意不要接错。
数字电路课程设计实验报告
数字电路课程设计设计报告学院：计算机与信息学院姓名：学号：班级：通信班指导老师：许良凤吴从中设计题目一：智力竞赛电子抢答器1.设计任务与要求（1）通道数8个，每路设置一个抢答按钮, 供抢答者使用。
（2）电路具有第一抢答信号的鉴别和锁存功能。
在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者的组别, 同时扬声器发出“滴嘟”的双音, 音响持续2～3 s。
（3）电路应具备自锁功能, 一旦有人事先抢答, 其他开关不起作用。
2. 方案设计与论证总体框图：74LS148他各组按键封锁，使其不起作用。
回答完问题后，由主持人将所有按键回复，重新开始下一轮抢答。
因此要完成抢答器的逻辑功能，该电路至少应包括输入开关，数字显示，判别组控制以及组号锁存等部分。
当主持人控制开关处于“清除”位置时，输出端全部为低电平，于是74LS48的BI非为低电平，显示器灭灯；74LS148的选通输入端ST非为低电平，74LS148处于工作状态，此时锁存电路不工作。
当主持人开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端输入信号，当有选手将按钮按下时，经74LS48译码后，显示器上显示出选手编号。
此外，CTR为高电平，使74LS148的ST非端为高电平，74LS148处于禁止工作状态，锁存其他按钮的输入。
当按下的按钮松开后，74LS148的非为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其他按钮的输入信号不会被接受。
这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。
功能模块：(1)输入电路：输入电路由锁存器74LS373和按键组成(2)锁存器控制电路：锁存器控制电路由相关的门电路组成(3)数码显示电路：优先编码器74LS148进行编码，编成的二进制代码再送到BCD码七段译码驱动器74LS247，最后送到共阳极的七段数码管，显示相应的数字。
数电实验实验三、四
12.3 数据选择器 2.3.1 实验目的1．测试集成数据选择器74151的逻辑功能。
2．用74151构成大、小月份检查电路。
3．用74151构成比较2个4位二进制数是否相等的电路。
2.3.2 实验设备与器件1．74151型8选1数据选择器1块 2．7404型六反相器1块 2.3.3 实验原理数据选择器从多路输入数据中选择其中的一路数据送到电路的输出端。
数据选择器分为4选1数据选择器和8选1数据选择器。
74151是8选1数据选择器，数据输入端0D ～7D 是8位二进制数，2A 1A 0A 是地址输入端，Y 和Y 是一位互补的数据输出端，S 是控制端。
其管脚如图2-3-1所示，逻辑功能如表2-3-1所示。
74151的逻辑表达式是：)A A A (D )A A A (D )A A A (D )A A A (D Y 0123012201210120+++=)A A A (D )A A A (D )A A A (D )A A A (D 0127012601250124++++图2-3-1 74151管脚图逻辑开关LED图2-3-2 74151逻辑功能测试图D0D1D2D3D4D5D6D7A2A1A0YVCC GNDYS74151432115141312161011798562表2-3-1 74151功能表2.3.4预习要求1. 理解数据选择器的工作原理，掌握四选一数据选择器和八选一数据选择器的逻辑表达式。
2. 查找八选一数据选择器74151的管脚图。
3. 写出大、小月检查电路的设计方法，要求是：用4位二进制数0123A A A A 表示一年中的十二个月，从0000～1100为1月到12月，其余为无关状态；用Y 表示大小月份，Y=0为月小（二月也是小），Y=1为月大（7月和8月都是月大）。
4．用两片74151设计一个判断两个2位二进制数是否相等的电路。
5．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。
数字逻辑实验 门电路组合逻辑设计
VCC
&
：
&
GND
1 23 45 6 7
图1-1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能 与非门的逻辑功能为：当输入端中有一个或一个以上是低电平时，输出 端为高电平；只有当输入端全部为高电平时，输出端才是低电平。
逻辑表达式为： Y=ABCD
2.与非门的逻辑功能测试 1）逻辑电路及74LS20芯片逻辑功能测试的连接方法如图1-3所示。
一、实验目的
1、掌握中规模集成芯片数据选择器和译码器的逻辑功能和使 用方法
2、熟悉组合功能器件的应用
二、实验原理
1、数据选择器 数据选择器又叫多路选择器或多路开关，它是多输入，单输
出的组合逻辑电路。由地址码控制器多个数据通道。实现单 个通道数据输出，还可以实现数据传输与并串转换等多种功 能。 它基本是由三部分组成：数据选择控制（或称地址输入）、 数据输入电路和数据输出电路，它的种类多样有原码形式输 出、反码形式输出，现以74LS153为例进行应用设计。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110 11111111 11111111
SY70
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
YS1357026432
E
1
0
A B F1 F2
F2 = ABE = ABE
南北 东西 3、电路图：
╳╳ 0 0 A 0010
B
&
&&
& F1
0 0 1 0 1 E
数字显示电路----组合电路综合设计
学生实验报告学院：软件与通信工程学院课程名称：数字电路实验与设计专业班级：电子信息工程121班姓名：吴洋涛学号： 0123694学生实验报告(一)学生姓名吴洋涛学号0123694同组人:实验项目数字显示电路----组合电路综合设计■必修□选修□演示性实验□验证性实验□操作性实验■综合性实验实验地点实验仪器台号指导教师涂丽琴实验日期及节次一、实验综述1、实验目的：（1）掌握基本门电路的应用，了解用简单门电路实现控制逻辑；（2）掌握编码、译码和显示电路的设计方法；（3）掌握用全加器、比较器设计电路的方法；2、实验所用仪器及元器件：计算机、proteus软件3、实验原理：数字显示电路实验将传统的4个分离的基本实验，即基本门实验，编码器、显示译码器、7段显示器实验，加法器实验和比较器实验综合为一个完整的设计型的组合电路综合实验。
掌握各种常用MSI组合逻辑电路的功能与使用方法、学会组装和调试各种MSI组合逻辑电路，掌握多片MSI、SSI组合逻辑电路的级联、功能扩展及综合设计技术。
（一）8—3线优先编码器74LS14874LS148外引线排列如图1所示，逻辑符号如图2所示。
图1 74LS48外引脚排列图图2 74LS148逻辑符号如图74LS148是8—3线优先编码器，有8个输入端，且都是低电平有效。
而输出端为3位代码输出（反码输出）。
ST为选通输入端，当ST=0时允许编码；当ST-1时输出端和Ys，Yes被锁存，编码静止。
Ys是选通输出端，级联应用时，高位片的Ys与低片的ST端相连接，可以扩展优先编码功能。
Yes为优先扩展输出端，级联应用时可作为输出位的扩展端。
74LS148功能见表一输入输出ST 0I1I 2I 3I 4I 5I 6I 7I 3Y 2Y 1Y EX Y S Y 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 011111111111（二） 7段显示译码器74LS4774LS47是驱动共阳极的数码管的译码器。
数电实验——精选推荐
实验一 TTL集成逻辑门的参数测试一、实验目的1、了解TTL与非门各参数的意义。
2、掌握TTL集成门电路的逻辑功能和参数测试方法。
二、实验原理、方法和手段TTL集成与非门是数字电路中广泛使用的一种逻辑门，使用时，必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。
本实验主要是对TTL集成与非门74LS20进行测试，该芯片外形为DIP双列直插式结构。
原理电路、逻辑符号和管脚排列如图1-1(a)、(b)、(c)所示。
图1-1 74LS20芯片原理电路、逻辑符号和封装引脚图1. 与非门的逻辑功能与非门的逻辑功能是：当输入端有一个或一个以上的低电平时，输出端为高电平；只有输入端全部为高电平时，输出端才是低电平。
(即有“0”得“1”，全“1”得“0”。
)对与非门进行测试时，门的输入端接逻辑开关，开关向上为逻辑“1”，向下为逻辑“0”。
门的输出端接电平指示器，发光管亮为逻辑“1”，不亮为逻辑“0”。
与非门的逻辑表达式为：Q ABCD2. TTL与非门的主要参数（1）低电平输出电源电流I CCL与高电平输出电源电流I CCH与非门在不同的工作状态，电源提供的电流是不同的。
I CCL 是指输出端空载，所有输入端全部悬空，（与非门处于导通状态），电源提供器件的电流。
I CCH 是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，（与非门处于截止状态），电源提供器件的电流。
测试电路如图1-2(a)、(b)所示。
通常I CCL >I CCH ，它们的大小标志着与非门在静态情况下的功耗大小。
导通功耗：P CCL =I CCL ×U CC 截止功耗：P CCH =I CCH ×U CC由于I CCL 较大，一般手册中给出的功耗是指P CCL 。
注意：TTL 电路对电源电压要求较严，电源电压V CC 允许在＋5±10%的电压范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验2 quartus原理图设计1原理图
2仿真波形
实验3 BCD码-七段译码器
1.代码
module decode4_7(codeout,indec);
input[3:0] indec;
output[6:0] codeout;
reg[6:0] codeout;
always @(indec)
begin
case (indec)
4'd0: codeout=7'b1111110;
4'd1: codeout=7'b0110000;
4'd2: codeout=7'b1101101;
4'd3: codeout=7'b1111001;
4'd4: codeout=7'b0110011;
4'd5: codeout=7'b1011011;
4'd6: codeout=7'b1011111;
4'd7: codeout=7'b1110000;
4'd8: codeout=7'b1111111;
4'd9: codeout=7'b1111011;
default: codeout=7'bx;
endcase
end
endmodule
2.仿真波形
实验3 一位数值比较器
1.代码
module compare(a_gt,a_eq,a_lt,a,b); input a,b;
output a_gt,a_eq,a_lt;
assign a_gt=a&~b;
assign a_eq=a&b|~a&~b;
assign a_lt=~a&b;
endmodule
2.仿真波形
实验4 集成触发器应用及彩灯控制器1原理图
2仿真波形
实验5 移位寄存器
1.原理图
2.仿真波形
实验6 十进制可逆计数器1.代码及原理图
module jishuqi(Load,Up_down,En,CP,CR,data,q,Co);
input Load,Up_down,En,CP,CR;
input [3:0]data;
output reg [3:0]q;
output reg Co;//,Bo;
integer direction;
//assign CO=EN&&(~load)&&(direction==1)&&(q==4'b1000);
//assign BO=EN&&(~load)&&(direction<0)&&(q==4'b0000); always@(posedge CP or negedge CR)
begin
if(~CR) q<=4'b0000;
else begin
if (Up_down) direction<=1;
else direction<=-1;
if(Load) begin q<=data;Co<=1'bz; end
else if(En)
begin
q<=q+direction;Co<=1'bz;
if(q>=4'b1000&direction==1)
begin q<=4'b0000;Co<=1; end
if(q==4'b0000&direction<0)
begin q<=4'b1001;Co<=0; end
end
else q<=q;
end
end
endmodule
2仿真波形
实验7 PWM实验
1.代码
module div(cp,Q);
input cp;
output Q;
reg[15:0]counter;
reg Q;
always@(posedge cp)
begin
counter=counter+1;
if(counter<=12500)Q=1'b1; else if (counter<=25000)Q=0; else if (counter==25001)
begin
counter=1;
Q=1'b1;
end
end
endmodule
module pwm(cp,k,pwmo); input cp;
input[3:0]k;
output reg pwmo;
reg[3:0]temp;
always@(posedge cp) begin
temp=temp+1;
if(temp<=k)pwmo=1; else pwmo=0;
if(temp==10)temp=0; end
endmodule
2.仿真波形。