001简单分频器的设计和测试_Verilog HDL建模与仿真

U

e

s

i

w

a

U l

t r

a w i 在弹出的对话框中选择添加逻辑模块half_clk_gen.v 和测试模块half_clk_gen_tb.v

r

a w i s

r

t

l

U

e

s

i

w

a

r

t

l

U

系统将先对模块进行综合，在可综合的情况下调用