半导体制造技术(1)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 後段（BackEnd）---后工序
3.构装
• 三、IC构装制程 • IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積
體電路 目的：是為了製造出所生產的電路的保護層，避免電路受到 機械性刮傷或是高溫破壞。 • 构装（Packaging）：IC構裝依使用材料可分為陶瓷（ceramic）及塑 膠（plastic）兩種，而目前商業應用上則以塑膠構裝為主。以塑膠構 裝中打線接合為例，其步驟依序為晶片切割（diesaw）、黏晶（ diemຫໍສະໝຸດ Baiduunt/diebond）、銲線（wirebond）、封膠（mold）、剪切/成 形（trim/form）、印字（mark）、電鍍（plating）及檢驗（ inspection）等。
半导体制造技术
一.概述 二.半导体生产工艺流程 三.成果与应用
2020/4/6
一.概述
详细追述了半导体发展的历史并吸收了当今最新技术资料，全书共分20章，根据应用于半导体制 造的主要技术分类来安排章节，包括与半导体制造相关的基础技术信息；总体流程图的工艺模型概 况，用流程图将硅片制造的主要领域连接起来；具体讲解每一个主要工艺；集成电路装配和封装的 后部工艺概况。此外，各章为读者提供了关于质量测量和故障排除的问题，这些都是会在硅片制造 中遇到的实际问题。
4.测试(1)
• 测试制程（InitialTestandFinalTest） 1晶片切割（DieSaw） 2黏晶（ DieBond） 黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（ epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設備送至彈匣（ magazine）內，以送至下一製程進行銲線。 3銲線（WireBond） IC構裝製程（Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成 積體電路（IntegratedCircuit；簡稱IC），此製程的目的是為了製造出 所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 最後整個積體電路的周圍會向外拉出腳架（Pin），稱之為打線，作 為與外界電路板連接之用。 4封膠（Mold） 封膠之主要目的為防 止濕氣由外部侵入、以機械方式支持導線、內部產生熱量之去除及 提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將 框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。
2.晶圆处理
• 一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等） ，为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例 ，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造 环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理 程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆 步骤，以完成晶圆上电路的加工与制作。
测试（2）
• 5剪切/成形（Trim/Form） 剪切之目的為將導線架上構裝完成之晶 粒獨立分開，並把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀， 以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多 套不同製程之模具，加上進料及出料機構所組成。 6印字（Mark） 印字乃將字體印於構裝完的膠體之上，其目的在於註明商品之規格 及製造者等資訊。 7檢驗（Inspection） 晶片切割之目的為將前製 程加工完成之晶圓上一顆顆之檢驗之目的為確定構裝完成之產品是 否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距 、印字是否清晰及膠體是否有損傷等的外觀檢驗。 8封装 制程处 理的最后一道手续，通常还包含了打线的过程。以金线连接芯片与 导线架的线路，再封装绝缘的塑料或陶瓷外壳，并测试集成电路功 能是否正常。
！！！！！！！在这个地方加一张或者两张你说的图片！！！！！！！
二.工艺流程 衬底选择 光刻 晶圆处理 构装 测试
1.前段（FrontEnd）制程（典型的PN结隔离的掺 金TTL电路工艺流程）
• 1.衬底选择 10Ω.cm111晶向,偏离2O~5O P型Siρ 晶圆（晶片）晶圆（晶片） 的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经 由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或 粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉 出单晶硅晶棒。一支85公分长，重76.6公斤的8寸硅晶棒，约需2天半时间长成 。经研磨、抛光、切片后，即成半导体之原料晶圆片 第一次光刻—N+埋层扩 散孔 1。减小集电极串联电阻 2。减小寄生PNP管的影响 外延层淀积 1。 VPE（Vaporousphaseepitaxy)气相外延生长硅 SiCl4+H2→Si+HCl 2。氧化 Tepi<Xjc+Xmc+TBL-up+tepi-ox 第二次光刻—P+隔离扩散孔 在衬底上形成孤立 的外延层岛,实现元件的隔离. 第三次光刻—P型基区扩散孔 决定NPN管的基区 扩散位置范围 第四次光刻—N+发射区扩散孔 集电极和N型电阻的接触孔,以及 外延层的反偏孔。 Al—N-Si欧姆接触：ND≥1019cm-3， 第五次光刻—引线接触 孔 第六次光刻—金属化内连线：反刻铝
• 二、晶圆针测制程
• 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在 一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的 产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特 性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（ WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒
3.构装
• 三、IC构装制程 • IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積
體電路 目的：是為了製造出所生產的電路的保護層，避免電路受到 機械性刮傷或是高溫破壞。 • 构装（Packaging）：IC構裝依使用材料可分為陶瓷（ceramic）及塑 膠（plastic）兩種，而目前商業應用上則以塑膠構裝為主。以塑膠構 裝中打線接合為例，其步驟依序為晶片切割（diesaw）、黏晶（ diemຫໍສະໝຸດ Baiduunt/diebond）、銲線（wirebond）、封膠（mold）、剪切/成 形（trim/form）、印字（mark）、電鍍（plating）及檢驗（ inspection）等。
半导体制造技术
一.概述 二.半导体生产工艺流程 三.成果与应用
2020/4/6
一.概述
详细追述了半导体发展的历史并吸收了当今最新技术资料，全书共分20章，根据应用于半导体制 造的主要技术分类来安排章节，包括与半导体制造相关的基础技术信息；总体流程图的工艺模型概 况，用流程图将硅片制造的主要领域连接起来；具体讲解每一个主要工艺；集成电路装配和封装的 后部工艺概况。此外，各章为读者提供了关于质量测量和故障排除的问题，这些都是会在硅片制造 中遇到的实际问题。
4.测试(1)
• 测试制程（InitialTestandFinalTest） 1晶片切割（DieSaw） 2黏晶（ DieBond） 黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（ epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設備送至彈匣（ magazine）內，以送至下一製程進行銲線。 3銲線（WireBond） IC構裝製程（Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成 積體電路（IntegratedCircuit；簡稱IC），此製程的目的是為了製造出 所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 最後整個積體電路的周圍會向外拉出腳架（Pin），稱之為打線，作 為與外界電路板連接之用。 4封膠（Mold） 封膠之主要目的為防 止濕氣由外部侵入、以機械方式支持導線、內部產生熱量之去除及 提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將 框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。
2.晶圆处理
• 一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等） ，为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例 ，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造 环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理 程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆 步骤，以完成晶圆上电路的加工与制作。
测试（2）
• 5剪切/成形（Trim/Form） 剪切之目的為將導線架上構裝完成之晶 粒獨立分開，並把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀， 以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多 套不同製程之模具，加上進料及出料機構所組成。 6印字（Mark） 印字乃將字體印於構裝完的膠體之上，其目的在於註明商品之規格 及製造者等資訊。 7檢驗（Inspection） 晶片切割之目的為將前製 程加工完成之晶圓上一顆顆之檢驗之目的為確定構裝完成之產品是 否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距 、印字是否清晰及膠體是否有損傷等的外觀檢驗。 8封装 制程处 理的最后一道手续，通常还包含了打线的过程。以金线连接芯片与 导线架的线路，再封装绝缘的塑料或陶瓷外壳，并测试集成电路功 能是否正常。
！！！！！！！在这个地方加一张或者两张你说的图片！！！！！！！
二.工艺流程 衬底选择 光刻 晶圆处理 构装 测试
1.前段（FrontEnd）制程（典型的PN结隔离的掺 金TTL电路工艺流程）
• 1.衬底选择 10Ω.cm111晶向,偏离2O~5O P型Siρ 晶圆（晶片）晶圆（晶片） 的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经 由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或 粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉 出单晶硅晶棒。一支85公分长，重76.6公斤的8寸硅晶棒，约需2天半时间长成 。经研磨、抛光、切片后，即成半导体之原料晶圆片 第一次光刻—N+埋层扩 散孔 1。减小集电极串联电阻 2。减小寄生PNP管的影响 外延层淀积 1。 VPE（Vaporousphaseepitaxy)气相外延生长硅 SiCl4+H2→Si+HCl 2。氧化 Tepi<Xjc+Xmc+TBL-up+tepi-ox 第二次光刻—P+隔离扩散孔 在衬底上形成孤立 的外延层岛,实现元件的隔离. 第三次光刻—P型基区扩散孔 决定NPN管的基区 扩散位置范围 第四次光刻—N+发射区扩散孔 集电极和N型电阻的接触孔,以及 外延层的反偏孔。 Al—N-Si欧姆接触：ND≥1019cm-3， 第五次光刻—引线接触 孔 第六次光刻—金属化内连线：反刻铝
• 二、晶圆针测制程
• 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在 一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的 产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特 性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（ WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒