DSP课程设计报告

DSP课程设计

实 验 报 告

语音压缩、存储与回放

成绩：工程设计50报告20答辩30总分

评语：

指导教师签字：

日期：

一、实验背景与内容

语音通信是现代多媒体通信中一个重要的组成部分，而语音信号是信息的重要形式, 语音信号处理有着广泛的应用领域，同时语音压缩在语音信号的传输、存储等方面有非常广泛的作用，而且在通信领域中已经有较成熟的发展和广泛应用。本设计要求采用DSP及其A/D、D/A转换器进行语音信号的压缩、存储和回放。

语音的数字通信无论在可靠性、抗干扰能力、保密性还是价格方面都远优于模拟语音信号，但这是以信道占用宽频带宽为代价的。因此为了减少语音信号所占用的带宽或存储空间，就必须对数字语音信号进行压缩编码。一个优秀的语音压缩系统要求能够在软硬件资源占用比例低和压缩编解码时间短的同时，可以实现多通道语音

实时压缩。

DSP仿真器用于DSP的在线调试开发，可以通过软件在线控制DSP的运行状态，并能够查看DSP内部寄存器。PC是开发人员和DSP系统之间的交互界面，通过PC上安装的CCS集成开发环境，开发人员可以在友好的图形界面下对目标系统进行操作。

本次实验采用DSP C5402实验板实现语音信号的压缩解压的。SEED-VC5402 DSK实验板上集成了SRAM,FLASH,音频输入输出接口等部件。

二、实验目的

1、应用DSP算法实现对语音信号的压缩、存储和回放。

2、熟悉使用C语言编写较复杂的程序；

3、熟悉C语言对外设（DSK板或示波器）的访问（软件编程、硬件连接）；

4、熟练使用软件CCS5000对程序的完整调试过程。

三、实验设计要求及目标

1要求

（1）使用DSP实现语音压缩和解压缩的基本算法，算法类型自定，例如可以采用G.71

1、G.729等语音压缩算法。

（2）采用A/D转换器从MIC输入口实时采集语音信号，进行压缩后存储到DSP的片内和片外RAM存储器中，存储时间不小于10秒。

（3）存储器存满之后，使用DSP进行实时解压缩，并从SPEAKER输出口进行回放输出。

（4）使用指示灯对语音存储和回放过程进行指示。

2．设计思路

语音信号的幅度（发音强度）并非均匀分布，由于小信号占的比例比大信号大很多，因此可以进行非均匀量化。达到这一目标的基本做法是，对大信号使用大的量化间隔，而小信号则使用小的

台阶。ITU-T G.711建议的PCM

A律和µ律语音压缩标准可以分别将13比特和14比特压缩为8比特，达到语音压缩的目的。四、实验原理

1、DSK包括：

主芯片1枚：100 MHz TMS320VC5402DSP

RAM 1枚：1个软件等待的64K×16bit的SRAM(CY7C1021V33

FLASH 1枚：256K×16bit的FLASH存储器(AM39VF400A

接口

2个：一个连接到PC机并口的主机端接口HPI和用于仿真的JTAG测试总线控制器

信号采集和输出端口：麦克风/耳机音频接口

➢ C5402的硬件特点：

增强型哈佛结构，一个程序总线，三个独立的数据总线；40bit的算术逻辑单元ALU ；可寻址的程序空间达1Mx16bit；4Kx16bit片内ROM

；16Kx16bit双口片内RAM；片内外设：软件可编程等待状态发生器；片内锁相环时钟发生器；两个多通道缓冲串口；增强型8bit并行HPI口；两个16bit定时器；六通道DMA 控制器；节电模式IDLE1，IDLE2，IDLE3做功耗控制；单周期定点指令（100MIPS）执

行时间为10ns。

➢ C5402硬件优点：

内部多总线结构保证在一个机器周期内可以多次访问程序空间和数据空间；指令执行时的多重流水线结构将指令周期降低到了最小值；多处理单元可以在一个指令周期内同时进行运算，而这种结构恰好满足了数字信号处理中的一些特殊要求如FIR、

IIR、FFT等运算。

➢ C5402的软件特点：7种有效灵活的寻址方式，仅为10ns的指令执行周期。

2、TMS320C5402的结构及原理

TMS320C5402采用先进的改进的哈佛结构和8条总线结构，解决了冯诺伊曼

（Von-

Neumann）结构中高速数据传输时的传输通道上的瓶颈现象，使处理器的性能大大提高，程序数据总线相互独立，允许同时访问程序存储器和数据存储器，实现高度并行操作。此外，还可以在数据总线与程序总线之间相互传送数据，从而使处理器具有在单个周期内同时执行算数运算、逻辑运算、移位操作、乘法/累加运算以及访问程序和数据存储器的强大功能。

TMS320C5402的内部多总线结构保证在一个机器周期内可以多次访问程序空间和数据空间；指令执行时的多重流水线结构将指令周期降低到了最小值；多处理单元可以在一个指令周期内同时进行运算，而这种结构恰好满足了数字信号处理中的一些特殊要求如FIR、IIR、FFT等运算。由于C5402有7种有效灵活的寻址方式的软件特点，仅为10ns的指令执行周期，还有一些特殊的运算指令更好地满足了数字信号处理中特有的运算需要。

TMS320C5402具有高速的，全双工串行口，可用来与系统中的其他C54x器件，编码解码器，串行A/D，D/A转换器以及其他的串行器件直接接口。这两个串行口均为多通道缓冲串行口McBSP（Multi-channel Buffered Serial

Port）。它支持全双工通信，双缓冲数据寄存器，允许连续的数据流。内置μ-

律和A-律压扩硬件。

DSP结构框图

3、AD50的结构与原理

AD50是单片音频接口芯片（AIC）。它内部集成了16位的D/A和A/D转换器，采样速率最高可达22.05kb/s，其采样速率可通过DSP编程来设置。在DAC之前有一个插值滤波器以保证输出信号平滑和ADC之后有一个抽取滤波器以提高输入信号的信噪比。

AD50内部有7个数据和控制寄存器，用于编程控制它们的工作状态。它的数

据传输模式和采样速率都可以通过DSP对其控制寄存器的编程来实现，因此，在许多场合下，AD50都作为DSP的AIC来实现音频处理。

寄存器0：空操作寄存器。

寄存器1：软件复位