高等模拟集成电路

表征亚阈的单位栅宽电流密度 ID/W < 1μA/μm,即每μm在na数量级.
亚阈区导电会导致较大的功率损耗。因此亚 阈工作状态一般不可取。只在一些特殊情 况，如低速低功耗的电路（如数据纪录的 电表、仪表电路等）才会用到。
MOS Device Capacitances ★MOS 结构电容
寄生电容模型参数:
表明一个MOS器件的沟道电流由VGS和VDS共同 决定，但VDS的调节作用很微弱。作为恒流源的 MOSFET来说，恒流源由VGS决定， VDS对I的调 节只作为一种误差分析。
• Subthreshold Conduction VGS < VTH 器件处弱反型区, VDS>200mV 后, 饱和区 ID-VGS平方律的特性变为指数的关 系： ID=Ioexp(VGS/ξVT)
S + VGS G D
n+
n+
n-channel p-substrate B
Depletion Region
线性工作区（三极管区、电阻区）： VGS-VTn>VDS>0
VGS S G n+ – VDS D n+ L x ID
V(x)
+
p-substrate B
MOS transistor and its bias conditions
或源极接地，衬底接上负电位，如下图:
以源极接地，衬底电位接负电位为例： 在反型沟道出现之前，沟道处于由于栅极电压出现耗尽层。 V 0 时，耗尽层中的电荷数量少些；而V 0 后，由于
B B
VB
的作用，衬底吸走更多的空穴，在沟道处留下更多不可动的负 离子，由于栅的镜像作用，栅上出现更多的正电荷，这表明衬 底在反型前
0.05
I D VDS 的曲线修正为：
从这个曲线可以 看出：
★器件进入饱和区 后，ID随VDS的增加 而增加。
★越靠近x轴的曲线 越平坦，越往上曲 线越陡峭，增幅越 大。
MOS器件输出电阻与沟道长度的关系
I D 1 2 W n Cox VGS VTH VDS 2 L
VGS ,VBS cont
Vds
GS ,VBS cont
gmvGS g mbvGS g ds vDS
(1) 不考虑二级效应时,最简单的低频小信号模型:
(2)考虑沟长调制效应后模型为:
其中沟道调制效应在前面 已作讨论,下面予以进一步 讨论:
有 注: 器件模型中会给出λ,所给出的λ为特征尺寸下的λ值.不同 的沟长MOS器件λ不同,因λ ∝ 1/L 由2-20知 某一给定MOS器件,工作直流偏置越大,输出电阻越小.
如果D端电位增加，则沟道 pinch off 的情况变为
本节专业术语：
＊Triode 区
又称非饱和区或线性电阻区，它的判断标准为
VDS VGS VTH
＊Saturation 区 又称饱和区，它的判断标准为
VDS VGS VTH
＊cut off 区 又称截止区，它的判断标准为
VGS VTH
VG 被提高了，也就是阈值电压 VTH
提高了。
这被称为 body effect 或 backgate effect 或 substrate bia effect 也可以从
VTH 的表达式可以来看：VTH ms 2F
提高了，所以
Qdep Cox
Qdep
VTH
也增加。
考虑体效应后，
其中
＊Overdrive Voltage 有时也称Vod，它的表达式为
VGS VTH
1.1.2衬底调制效应
通常情况下 nmos 管的源极与P型 substrate 相连，处于同一
电位。如右图所示
但在实际电路中（特别是Analog电路中），一些器件会处于
源极和衬底电位分离的状态。例如衬底接地，源极电位高于衬底；
0.3 0.4
v
1
2
对于NMOS管， ΦF为正,当VB比VS负时,VSB为正,VTH提高 实际应用中， VSB只会为正值，或VB只会等于VS或低于VS， VSB被称为source－body 电势差。 对PMOS管，上述方城仍然适用，只不过一般是PMOS管衬底 接Vdd，源极电位等于或低于Vdd。故这时VSB为负值，相应地VTH 绝对值增加。
Channel-length modulation
MOSFET工作于饱和区有效沟长L’为 L’=L-△L △L由VDS变化引起。
这时饱和区电流表达式
1 1 L 2 2 W W I D nCox ' VGS VTH nCox VGS VTH 1 2 L 2 L L
• • • •
Cox : 栅-沟道单位面积电容 Cj : 单位结面积电容: 与施加电压有关 Cjsw : PN结单位周长侧面电容 Cov : 单位栅宽覆盖电容
• 于是我们可算出图中 C1-C6 分别为 • • • • C1: Gate-Channal cap C2: Gate-Substrate cap C3,C4:Overlap cap C1=WLCox
饱和区（有夹断现象出现）
VGS VDS > VGS - VT D
G S n+
-
VGS - VT
+
n+
电流—电压曲线
6 x 10
-4
VGS= 2.5 V
5
4 ID (A)
Resistive
Saturation VGS= 2.0 V
3
VDS = VGS - VT
VGS= 1.5 V
平方关系
2
1
VGS= 1.0 V
I D W gm nCox VGS VTH 1 VDS VGS L W 2 nCox L I D 1 VDS
关于沟长调制效应我们应关注的问题： ＊由于
L VDS ，在一定的VDS下， L 为定值，于是有 L 反比于L。例如当L＝0.5um时， 0.1 ；当L＝1um时，
• 重要结论:
＊MOS器件输出电阻与沟道长度有极大的关系.在 模拟电路放大器设计中,作为放大器件的MOS管及 作为负载的MOS管,应取较大的沟长.特别是负载器 件,L更要大一些.
＊饱和区电流方程
ID
1 2 W nCox VGS VTH 1 VDS 2 L
I D 1 1 2 n CoxW VGS VTH 2 VDS 2 L
VDS 2 rO L I D
以上分析表明: 在VGS - VT一定 下, ro ∝ L 2 而在ID一定的情况下, ro ∝ L 因为：
rO 1 I D VDS 1 1 2 W n Cox VGS VTH 2 L 1 ID
(3) 同时考虑沟道调制效应和body效应,模型为:
其中VBS是通过影响VTH发生作用的,故有:
对NMOS 有
又 VSB=-VBS
所以ຫໍສະໝຸດ Baidu
令 则有gmb=ηgm η 表示背栅跨导与跨导的相对大小因子
注: ＊ 显然，衬底跨导表示衬底偏置电压对漏 电流的控制能力。它通过改变表面耗尽层的厚 度，从而改变空间电荷面密度来控制表面反型 层的电荷密度。最终实现对沟道导电能力的控 制。因此，衬底作用可视为另一个栅，也称为 “背栅”。 (4) 考虑MOS寄生电容后的高频小信号等效电路 为:
0
0
0.5
1 VDS (V)
1.5
2
2.5
分析：
令
求得各抛物线极大值在 VDS=VGS-VT 点上
相应各峰值点有：
物理概念. VDS=VGS-VT时,出现沟道pinch off(夹断) 沟道夹断时, ID达到最大饱和值,当VDS进一步增加, ID不变.
Resistive区域：
对应沟道刚刚pinch off 的情况
• 目录： 1 CMOS模拟集成电路基础 2 电流模电路 3 抽样数据电路 4 A/D转换器与D/A转换器 5 集成滤波器 6 收发器与身频前端电路 7 CMOS集成电路制造工艺及版图设 计
1 CMOS模拟集成电路基础
• 1.1 mos器件基础及器件模型
形成反型层N沟道（NMOS）：VGS>VTn(阈值电压)
由于△L是由VDS存在引起的，故我们令 L V DS L 其中 表示VDS对沟道L产生作用的大小因子。
于是可得到考虑沟道长度调制效应的饱和电流方程为：
1 2 W I D nCox VGS VTH 1 VDS 2 L
考虑沟长调制效应后饱和区的跨导 相应修改为：
高等模拟集成电路
张艳红
课程安排
成绩评价方法：
考试（课程成绩的60%），4-5次PSPICE实践练习作业（20%），平时实验成 绩（20%）；考试为开卷（仅书和笔记本）。
PSPICE仿真作业/课程设计总结报告内容格式：
1手工设计计算（计算设计参数），设计说明；（40分） 2 电路图（将你的姓名学号打印在你的每一张电路图中）；（10 分） 3仿真结果图或文件（将你的姓名学号打印在你的每一张结果图 中）；注意：应选择最有意义能说明问题的结果提交；（20 分） 4仿真结果分析说明；（15分） 5简单总结；（10分） 6A4纸，报告题目，姓名，学号；（5分）：
C2=WL qεSiNsub/(4ΦF)
C3=C4=WCov ,
• C5,C6:Junction cap C5=C6=W*E*Cj+2(W+E)* Cjsw
于是可提出 CGS,CGD随MOS状态得变化图
• 热电子效应
电场强度的增大，会使载流子的速度增加，动能增 加。这种热电子容易注入栅极，形成栅电流。同样 形成漏极到衬底的电流形成衬底电流，这是在电路 设计中所要避免的问题。 因此，随着器件尺寸的减小，要求的电源电压也必 须降低，以避免热电子的产生 思考： 为什么pmos的衬底电流较nmos小？
• MOS Small-Signal Models
前面MOS器件在各工作区的I/V特性所讨论的是电流和 电压是在一个大范围内变化的特性.故称为大信号模型. 通常我们研究器件的工作区域(工作点),输入输出范围, 都属于大信号分析.若我们的讨论只限于MOS器件作为 在某一工作点附近微小变化的行为,称为小信号分析.此 时MOS器件的工作模型称小信号模型. MOS管的交流小信号模型是以其直流工作点为基础的。 由于分析的 是MOS管的交流小信号的响应，因此可以 在工作点附近采用线性化的方法得出模型。小信号模 型中的参数直接由直流工作点的电流、电压决定。相 同的MOS管在不同的直流工作点处得到的小信号参数 是不同的。交流模型反映的是MOS管对具有一定频率 的信号的响应， 它有别于MOS管的直流特性
MOS器件是一个压控器件。以NMOS FET为例，它处于三个直流电压 偏置状态：VGS 、VBS、VDS。这三个偏置电压中任意一个发生改变， 都会引起器件沟道电流的变化。电压与电流变化的比率就是电导参 数，因此，在小信号分析中我们必须借助于三个电导参数。
g m: g mb:
g ds:
因此有 ID
• Spice模型
效率高的模型应具有较好的收敛性和连续性，以 减少计算时间。
Level1:考虑漏源区的横向扩散、沟长调制效应和衬底偏置 效应，没有考虑亚域值效应和短沟道效应，是和精度不 高的长沟道器件（10u） Level2:二维解析模型。在Level1的基础上考虑亚域值效应 和短沟道效应等等（6-7u） Level3:半经验模型。在Level2的基础上加入许多经验参数 （2um）
栅跨导
I D gm VGS g mb I D VBS
VDS ,VBS cont
衬底跨导
VDS ,VGS cont
沟道电导
I D g ds Vds
GS ,VDS
I D VGs V
GS ,VBS
I D VGs VBs V cont
I D VBs Vds V cont
1.2基本放大电路
• Studying Object ★共源放大器 ★共漏放大器（也叫源极跟随器） ★共栅放大器 ★共源共栅放大器（也叫级联放大器） ★差分放大电路 ★电流源电压源电路
下图中，M1是输入管，输入电压信号加在M1的栅极上，通过栅极 对漏极电流的控制作用产生输出电流，该电流流过负载电阻RL， 在MOS管漏极产生输出电压信号。图中的VDD表示电路的电源电压， VIN和VOUT表示输入和输出直流偏置电压。