数字逻辑知识点总结
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1、三极管的截止条件是V BE <,截止的特点是I b =I c ≈0;饱和条件是 I b ≥(E C -Vces )/(β·R C ),饱和的特点是V BE ≈,V CE =V CES ≤。
2、逻辑常量运算公式
3、逻辑变量、常量运算公式
4、 逻辑代数的基本定律
根据逻辑变量和逻辑运算的基本定义,可得出逻辑代数的基本定律。
①互非定律: A+A = l ,A A = 0 ;1=+A A ,0=•A A ; ②重叠定律(同一定律):A A=A , A+A=A ;
③反演定律(摩根定律):A B=A+B 9 A+B=A B B A B A •=+,B A B A +=•; ④还原定律: A A =
ch2.
1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点:电路任意时刻输出状态只取决于该时刻的输入状态,而与该时刻前的电路状态无关。
2、编码器:实现编码的数字电路
3、译码器:实现译码的逻辑电路
4、数据分配器:在数据传输过程中,将某一路数据分配到不同的数据通道上。
5、数据选择器:逻辑功能是在地址选择信号的控制下,从多路数据中选择一路数据作为输出信号。
6、半加器:只考虑两个一位二进制数相加,而不考虑低位进位的运算电路。
7、全加器:实现两个一位二进制数相加的同时,再加上来自低位的进位信号。
8、在数字设备中,数据的传输是大量的,且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路:能自动检验数据信息传送过程中是否出现误传的逻辑电路。 10、竞争:逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。 11、公式简化时常用的的基本公式和常用公式有(要记住): 1)()()C A B A BC A ++=+
2)B A AB += B A B A +=+ (德.摩根定律) 3)B A B A A +=+
4)B A AB BC B A AB +=++
5)AB B A B A B A +=+ B A B A AB B A +=+
12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
ch4.
1、触发器:具有记忆功能的基本逻辑单元。
2、触发器能接收、保存和输出数码0,1。各类触发器都可以由门电路组成。
3、基本触发器特点
1)有两个稳定状态和两个互补的输出。
2)在输入信号驱动下,能可靠地确定其中任一种状态。
5、(从逻辑功能来分,有:RS触发器、JK触发器、D触发器、T触发器、T′触发器等;从结构来分,有:基本触发器、TTL主从触发器、CMOS主从边沿触发器、维持阻塞边沿触发器等。
不同结构的触发器其触发特点不同,这可以由触发器的逻辑符号表示。在波形分析时,要特别注意触发器的触发特点,才可以画出正确的工作波形。)
(D 触发器特性方程此表中为简写,详情请见书92页)
6、JK 触发器有两种触发方式:主从和边沿触发方式。
7、触发器逻辑功能的转换 1)JK 型和D 型相互转换
2)JK 型和D 型转换成其他类型
ch5.
1、按触发方式将时序电路分成两类: 1)同步时序电路 2)异步时序电路
2、时序电路分为米里型和莫尔型两类。
此内容为重点,详情请见书100—101页!
3、时序逻辑电路的特点:电路任一时刻的输出状态不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说与以前的输入有关。
4、时序逻辑电路框图:
x:组合电路的输入信号y:组合电路的输出信号
z:储存电路的输入信号q:储存电路的输出信号
5、数码寄存器:用来存放一组二值代码。
6、移位寄存器:储存二值代码、具有移位功能。就是在移位脉冲作用下,将二值代码左移或右移,左移和右移的方向是对逻辑图而言的。
7、数码寄存器有双拍和单拍两种工作方式。
1)双拍:接收数码的过程分二步进行,第一步清零,第二步接收数码。
2)单拍:只需一个接收脉冲就可完成接收数码的工作方式。
8、锁存器特点:
1)当锁存信号没有到来时,锁存器的输出状态随输入信号变化而变化
2)当锁存信号到达时,锁存器输出状态保持锁存信号跳变时的状态。
9、计数器应用于:时钟脉冲计数、定时、分频、产生节拍脉冲、数字运算符等。
10、计数器按触发方式分类:同步计数器、异步计数器。
11、状态转换图:(必会!详情见书115页)
(3位二进制计数器转改转换图)
12、进行递增计数的计数器叫做加法计数器;进行递减计数的计数器叫做减法计数器;即可进行递增又可进行递减的计数器,叫做可逆计数器。
13、可逆计数器也称加/减计数器
1)双时钟结构:一个加/减法计数器有两个计数脉冲输入端。
2)单时钟结构:一个加/减法计数器只有一个计数脉冲输入端。
14、利用中规模集成计数器构成任意进制计数器的方法有:乘数法、复位法、置数法。
1)乘数法:计数脉冲接到N进制计数器的时钟输入端,N进制计数器的输出接到M进制计数器的时钟输入端,两个计数器一起构成了N×M进制计数器。
2)用复位法构成N进制计数器所选用的中规模集成计数器的计数容量必须大于N。当输入N个计数脉冲后,计数器应回到全0状态。
3)置数法:采用置数法,必须对计数器进行置数。可以在计数器计数到最大时,置入计数器状态转换图中的最小数,作为计数循环的起点,也可以在计数器计数到某个数之后,置入最大数,然后接着从0开始计数。
15、顺序脉冲发生器也称节拍脉冲发生器。能够产生一组在时间上有先后顺序的脉冲。