计算机组成原理 第八章 复习
计算机组成原理(第八章)
机系统中。
综上所述，外围I/O设备的输入/输出方式可归纳为
四种主要方式: (CAI演示)。
各方式的具体实现方法
8.2
程序查询方式的实现
1、设备编址方法 ① 统一编址法
(MOV、LAD)
② 独立编址法 (MOV、LAD / IN、OUT)
2、输入输出指令
I/O指令
单个设备查询程序:
测 试 指 令 转 移 指 令 I/O 指 令
4、与程序查询方式相比，中断方式的硬件结构相对复 杂一些，服务过程也要繁琐一些。
中断处理过程
教材P241 中断响应与中 断服务过程 公操作
输入输出系统
关于中断的几点注释：
(1) 尽管外界中断请求是随机的，但CPU只有在当前
一条指令执行完毕后，即转入“公操作”时，才 会受理设备的中断请求， 以保证当前指令的执 行过程不受到干扰。
8.1.2
信息交换方式
输入输出系统
在计算机系统中，CPU对I/O设备管理与信息交换 的实现，主要有以下几种方式： 1、程序查询方式
2、程序中断方式
3、直接内存访问（DMA）方式
4、通道方式（IOP方式）
5、外围处理机方式 （教材P236 以 小朋友吃糖果为 例）
输入输出系统
1、程序查询方式
这是一种简单交换方式。数据在CPU和I/O设备之 间的传送过程，完全由CPU通过I/O指令来控制。 此方式的主要优点是：CPU的操作和外围设备的
已知，不同种类的I/O设备，各自信息传输速率相 差非常悬殊。
高速工作的主机
？
不同工作速度的I/O设备
如何有效相连接？如何保证主机与I/O设备在时间上同步?
—— 必须首先解决主机与I/O设备的定时问题。
计算机组成原理 白中英 第三版(完整版)第八章输入输出系统
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。
A．程序查询方式 B. 程序中断方式 C. DMA方式解： A C B2．中断向量地址是_____。
A．子程序入口地址 B. 中断服务程序入口地址C．中断服务程序入口地址指示器 C. 例行程序入口地址解： C3．利用微型机制作了对输入数据进行采样处理的系统。
在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。
该中断处理需时x 秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。
因此该系统可以跟踪到每秒_____次的中断请求。
A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y)解： A4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。
A．指令周期 B. 机器周期C. 存储周期D. 总线周期解： C5．通道的功能是：（1）________，（2）______。
按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。
解：（1）执行通道指令，组织外围设备和内存进行数据传输；（2）执行CPU的I/O指令，以及向CPU报告中断。
选择通道、字节多路通道、数组多路通道6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？解：（1）CPU不能响应中断（2）因为同级中断不能嵌套，而A、B设备属于同级中断（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备 B单独接至3级IR，处于最高优先级。
8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次之，L4最低。
计算机组成原理课件 8
8.2.1
各种指令周期的比较
取指周期 指令周期
取指周期
执行周期
指令周期
NOP ADD mem
取指周期
执行…周期 指令周期
MUL mem
8.2.1
具有间址周期的指令周期
➢ 当遇到间接寻址的指令时，由于指令字中只给出 操作数有效地址的地址，因此，为了取出操作数 ，需先访问一次存储器，取出有效地址，然后再 访问存储器，取出操作数。
➢ 因此，无法用统一的数据流图表示。
8.2.2
中断周期的数据流
CPU进入中断周期要完成一系列操作，这一操作
的数据流如下图所示：
CPU
地数 控 址据 制 总总 总 线线 线
PC
MAR
CU
存储器
MDR
8.3 指令流水
➢ 提高整机的处理能力可以从 两方面入手: （1）提高器件的性能 （2）改进系统的结构，开发系统的并行性
➢ 当采用中断方式实现主 机与I/O交换信息时， CPU在每条指令执行 阶段结束前，要发中断 查询信号，检测是否有 某个I/O提出中断请求 。
➢ 如果有请求，CPU则 要进入中断响应阶段， 又称中断周期。在这阶 段，CPU必须将程序 断点保存到存储器中。
是 有间址吗？
否
间址周期
执行周期
有中断吗？ 是
8.1.4 控制单元CU和中断系统
➢ 控制单元CU是提供完成机器全部指令操作的微 操作命令序列部件。
➢ 现代计算机中微操作命令序列的形成方法有两种： ✓一种是组合逻辑设计方法，为硬联线逻辑； ✓另一种是微程序设计方法，为存储逻辑。
➢ 中断系统主要用于处理计算机的各种中断。
8.2 指令周期
➢ 8.2.1 指令周期的基本概念 ➢ 8.2.2 指令周期的数据流
计算机组成原理八章
每一个磁盘驱动器与每一主机接口有独立的控制和数据通道
的磁盘阵列，因此主机可完全独立地对每个磁盘驱动器进行 访问。 RAID 10级(RAID 0级+RAID 1级) 在磁盘阵列的技术上,从RAID 1到RAID 5,不停机，即表示在 工作时如发生磁盘故障系统能持续工作而不停顿,仍然可作磁 盘的存取,正常的读写数据;而容错则表示即使磁盘故障,数据 仍能保持完整,可让系统存取到正确的数据,而SCSI的磁盘阵 列更可在工 作中抽换磁盘,并可自动重建故障磁盘的数据。 磁盘阵列之所以能做到容错及不停机, 是因为它有冗余的磁 盘空间可资利用,这也就是Redundant的意义。
(D：记录密度；V：介质的速度)
读出时，出错信息位数和读出总信息量位数之比。 5、误码率：
6、价格： 位价格：设备价格除以容量。
7/12/2013
2
二、磁记录原理与记录方式
磁记录原理： 磁头： 记录介质：
后间隙 磁力线
写入线圈 Iw
读出线圈 e
局部磁化
工作间隙 局部磁化单元 v
v
7/12/2013
位密度：单位长度磁道所能记录二进制信息的位数。 面密度：道密度与位密度的乘积。
2、存储容量： 磁表面存储器所能存储的二进制信息总量。 格式化容量：按某种特定的记录格式所能存储的信息总量。 非格式化容量：磁表面可以利用的磁化单元总数。 1
7/12/2013
3、寻址时间： 磁头寻找目标磁道所需的时间。 找道时间Ts： 找到磁道后，磁头等待所需要读写区段旋转到磁头下方 等待时间Tw： 需用的时间。 平均寻址时间Ta ：由平均找道时间加上平均等待时间组成。 Ta ＝ Tsa ＋Twa＝ (Tsamax ＋ Tsamin)/2 ＋ (Twamax ＋Twamin )/2 4、数据传输率Dr：单位时间内向主机传送数据的位数或字节数。 Dr ＝D· V
计算机组成原理第8章习题指导
第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100ns，求流水线的实际吞吐率。
（5）求该流水处理器的加速比。
解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。
（2）非流水线时空图如图8.1（b）所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
（3）流水线时空图如图8.1（c）所示。
由图可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。
而非流水线处理10条指令需4×10 = 40个时钟周期。
故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。
表8.1 例8.2各中断源对应的屏蔽字中断源 屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。
（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
8计算机组成原理(第八章)
计算机硬件可细分为运算器、掌握器、存储器，输入设备和输 出设备，又可粗略地分为“CPU、存储器、输入输出设备”三 局部。这三局部之间的连接方式和信息交换方式关系到计算机 根本功能的实现，是计算机输入输出系统所要解决的主要问题。
计算机的输入输出系统简称为I/O系统。一个计算机系统的综 合力量、可扩展性、兼容性和性能价格比，都与I/O系统有亲 密的关系。I/O系统是计算机系统中最具有多样性和简单性的 局部。
地的I/O指令，使用访存指令就能实现I/O操作。
特点：CPU访问外设更敏捷便利，但使内存容量减小；进展I/O操
作时，执行速度比较慢。PDP-11承受统一编址方式。
26
4、接口的分类
• 按数据传输的格式，可分为串行接口、并行接口。 • 串行接口是指在主机和接口一侧并行传送信息、接口和外设则一侧串
行传送信息。一般而言，串行接口速度慢，但传输线数少，适用于传 输距离较远的场合、以及本身串行工作的设备。
5
2、总线分类
从不同的角度动身，总线有不同的分类方法。按计算机系统的层次 构造，总线分可为： CPU内部总线：CPU内部连接各存放器和运算部件之间的互联线。由 于CPU的集成化，这组总线从外部是看不见的。 系统总线：连接计算机系统各功能部件，如CPU、存储器、I/O接口之 间的总线。系统总线是可见的。 外总线：计算机之间、计算机与其它设备之间的连接线称为外总线。 在很多状况下，这些连线不是计算机专用的，主要用于其它设备上。 总线按时序掌握方式可分为同步总线、异步总线、准同步总线；按 数据传送格式可分为串行总线、并行总线。这里不再争论。
1
本章的主要内容
主要内容： 总线技术 主机与外设的连接 程序查询方式 中断系统和程序中断方式 DMA方式及其接口 通道掌握方式
计算机组成原理习题 第八章输入输出系统
第八章输入输出系统一、填空题；1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。
2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。
3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。
4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。
5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。
6.DMA控制器按其A 结构，分为B 型和C 型两种。
7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。
8.通道有三种类型：A 通道、B 通道、C 通道。
9.二、选择题：1.下面有关“中断”的叙述，______是不正确的。
A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C.中断方式一般适用于随机出现的服务D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作2.中断向量地址是______。
A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的地址D. 主程序返回地址3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。
A. 移位寄存器B. 数据寄存器C. 锁存器D. 指令寄存器4.下述I/O控制方式中，主要由程序实现的是______。
A. PPU(外围处理机)方式B. 中断方式C. DMA方式D. 通道方式5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。
A. 一个指令周期B. 一个机器周期C. 一个时钟周期D. 一个存储周期6.发生中断请求的条件是______。
A. 一条指令执行结束B. 一次I/O操作开始C. 机器内部发生故障D. 一次DMA操作开始7.中断向量地址是______。
《计算机组成原理》8-输入输出系统
允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b） 串 行 优 先 链 中 断 排 队 线 路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断 服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现 可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式 硬件排队的基本特点是，优先级别高的中断源提出中 断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式 软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询 方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设 备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O
西安交大计算机组成原理—习题解答(第八章)
.
Q D C1 +5V
。. .
。
&
。 Q R。
.。
Q D C2 Q R
.
Q D C3
. .
1 。
。
。 Q R。
.
Q D C4
. .
。 Q R。
。
&
CLR
。 S D
Q C5
。
Q
.
10MH 脉冲源
.
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.5 ⑵ 解 时序产生器
⑵ 时序产生器逻辑图如下： 节拍译码逻辑如下： T1=C1·/C2 T2=C2 T3=/C1
+5V T3 & T1 & T2 &
Q D C1
. 。.
。
&
。 Q R。
. . 。
Q D C2 Q R
. .
1 。
。
Q D C3
。 Q R。
。
&
CLR
。 S D
Q C4
。
Q
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.2
8.2请分别分析用硬布线和门阵列两种组合逻辑控制单 元设计技术设计控制器的特点。 解：这两种技术采用的设计方法一样，均为组合逻辑 设计技术，但实现方法不一样。硬布线控制单元基于 传统的逻辑门电路组合逻辑设计方法来构建控制单元 ，门阵列控制器则采用集成度更高、性能更好的门阵 列芯片，利用硬件描述语言等工具编程完成逻辑设计 、通过烧制实现门阵列芯片内部的电路制作。
计算机组成原理第8章汇总
2020年10月3日
7
根据系统配置的不同，多级中断还可以分为一维 多级中断和二维多级中断。
2020年10月3日
8
8.3 DMA方式 8.3.1 DMA(直接内存访问)的基本概念
DMA是一种完全由硬件执行I/O交换的工作方式。 CPU与外设交换信息时，DMA控制器完全接管CPU对总 线的控制权，数据交换不经过CPU，而直接在内存和 I/O设备之间进行。
D.DMA
11.DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种
情况称为( )。
பைடு நூலகம்
2020年10月3日
17
A.停止CPU访问主存
5.在DMA传送期间，总线控制权通常由( )。
A.CPU掌握
B.DMA控制器掌握
C.主存掌握
D.外部设备掌握
6.下列选项中，( )不是发生中断请求的条件。
A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
2020年10月3日
16
7.下列说法正确的是( )。
A.程序中断过程是由硬件和中断服务程序共同完成的
计算机组成原理
第八章 CPU与外界交换信息的方式
2020年10月3日
1
8.1 程序查询方式 8.1.1 设备编址 1.统一编址。I/O设备中的控制寄存器、数据寄存器 等设备，与内存单元联合一起编址。 2.单独编址。内存单元和I/O设备分开编址，访存和 访问I/O设备时，各自使用具有不同OP的指令。 8.1.2 程序查询方式的接口
2020年10月3日
14
①数组多路通道。 ②字节多路通道。
2020年10月3日
《计算机组成原理》课件第8章
第 章 输入/输出系统
（2） 独立编址： I/O端口编址和存储器的编址相互独 立， 即I/O端口地址空间和存储器地址空间分开设置， 互不影 响。 采用这种编址方式， 对I/O端口的操作使用输入／输出指 令（I/O指令）。
I/O独立编址的优点是： 不占用内存空间； 使用I/O指令， 程序清晰， 很容易看出是I/O操作还是存储器操作； 译码电路 比较简单（因为I/O端口的地址空间一般较小， 所用 地址线也就较少）。 其缺点是： 只能用专门的I/O指令， 访 问端口的方法不如访问存储器的方法多。
第 章 输入/输出系统
输入/输出系统结构设计的好坏会直接影响计算机系统的 性能， 不仅影响输入/输出速度，各用户从程序送入到运算结 果输出的时间， CPU、 主存的利用率， 还会影响到整个I/O系 统的兼容性、 可扩展性、 综合处理能力和性能价格比等。
输入/输出系统的数据传送控制主要有四种， 即程序查询 方式、 程序中断方式、 直接存储器访问（DMA）方式及通道 方式。 它们可以分别作用于不同的计算机系统，也可用于同 一系统。
第 章 输入/输出系统
上面两种编址方式各有优点和缺点， 究竟采用哪一种取 决于系统的总体设计。 在一个系统中也可以同时使用两种方 式， 前提是首先要支持I/O独立编址。 Intel的x86微处理器都 支持I/O独立编址， 因为它们的指令系统中都有I/O指令， 并 设置了可以区分I/O访问和存储器访问的控制信号引脚。 而一 些微处理器或单片机， 为了减少引脚， 从而减少芯片占用面 积， 不支持I/O独立编址， 只能采用存储器统一编址。
第 章 输入/输出系统
8.1.1 I/O
1. 接口是处理器CPU与“外部世界”的连接电路， 是CPU 与外界进行信息交换的中转站。例如， 指令或数据需要通过 接口由输入设备送入CPU， 处理结果需要通过接口由输出设 备送出来。 所谓的外部世界， 是指除CPU本身以外的所有设 备或电路， 包括存储器、 I/O设备、 控制设备、 测量设备、 通信设备、 多媒体设备等。
计算机组成原理第八章课后部分答案
8.1 CPU有哪些功能？画出其结构框图并简要说明每个部件的作用。
解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由ALU：实现算逻运算寄存器：存放操作数CU：发出各种操作命令序列的控制部件中断系统：处理异常情况和特殊请求8.2 什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周期：指取出并执行完一条指令所需的时间。
由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。
8.3 画出指令周期的流程图，分别说明图中每个子周期的作用。
解：指令周期流程图取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点8.4 设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。
（1）画出完成简洁寻址的取数指令“LDA@X”（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。
（2）画出中断周期的数据流。
解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。
下面采用单总线形式连接各部件，框图如下：（1）LDA@X指令周期数据流程图：（2）中断周期流程图如下：8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行性：包含同时性和并发性。
同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。
即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在相互重叠，就存在并行性。
粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。
细粒度并行是指在处理机的指令级和操作级的并行性。
8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n个部件可以同时执行n条指令的不同阶段，从而大大提高CPU的吞吐率。
唐硕飞计算机组成原理第八章
第八章CPU 的结构和功能8.1 CPU 的结构8.2 指令周期8.3 指令流水8.4 中断系统8.1 CPU 的结构一、CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断二、CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.12. CPU 的内部结构算术和布尔逻辑取反移位状态标志内部数据总线C P U 寄存器CU 中断系统ALU 控制信号…8.11. 用户可见寄存器(1) 通用寄存器三、CPU 的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.12. 控制和状态寄存器(1) 控制寄存器PC控制CPU 操作(2) 状态寄存器状态寄存器其中MAR MDR IR用户不可见存放条件码PSW 寄存器存放程序状态字PC用户可见3. 举例Z8000 8086 MC 68000MARMMDRIR8.1四、控制单元CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见第四篇五、ALU参见8.4参见第六章8.18.2 指令周期一、指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期指令周期取指周期执行阶段指令周期取指周期执行周期指令周期NOPADD mem MUL mem8.23. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.26. CPU 工作周期的标志CPU 访存有4 种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND 1EX 1INTEXDCPU 的4个工作周期8.21. 取指周期数据流二、指令周期的数据流MDRCUMARPC存储器CPU 地址总线数据总线控制总线IR+18.22. 间址周期数据流CUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU 地址总线数据总线控制总线PC存储器8.28.3 指令流水一、如何提高机器速度1. 提高访存速度2. 提高I/O 和主机之间的传送速度•提高整机处理能力高速芯片Cache多体并行多总线DMAI/O 处理机通道高速器件改进系统结构，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链二、系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3取指令3执行指令3三、指令流水原理2. 指令的二级流水1. 指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1 倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3必须等上条指令执行结束，才能确定下条指令的地址造成时间损失3. 影响指令流水效率加倍的因素(1) 执行时间> 取指时间(2) 条件转移指令对指令流水的影响解决办法？取指令部件指令部件缓冲区执行指令部件猜测法8.34. 指令的六级流水六级流水14个时间单位串行执行 6 ×9 ＝54 时间单位完成一条指令 6 个时间单位CO FO EI WO DI FICOFOEIWODIFICO FO EI WODI FI CO FOEI WODIFICO FO EI WO DI FI CO FOEI WO DI FICO FO EI WODI FICO FO EI WO DI FICO FOEIWO DI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3指令1 与指令4 冲突指令2 与指令5 冲突指令1、指令3、指令6 冲突……CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FICO FO EI WODI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素1. 访存冲突解决办法• 指令存储器和数据存储器分开• 指令预取技术（适用于访存周期短的情况）8.32. 相关问题程序的相近指令之间出现某种关联使指令流水出现停顿影响流水线效率(1) 控制相关8.3WOEIFOCODIWO EI FO DI FIFIDI FICO FI FO CO DI FI WOEI FO CO DI FI DIFO EIWO EI FO CO FIDI CO WODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设指令3 是转移指令BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INX CPX #N BNE M DIV # N STA ANSADD X, DM(2) 数据相关几条相近的指令间，共用同一存储单元或同一寄存器时，会出现数据相关ADD R1，R2如：SUB R1，R3采用旁路技术解决办法寄存器组锁存器锁存器ALU8.3四、流水线的多发技术1. 超标量技术每个时钟周期内可并发多条独立指令不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.32. 超流水技术在一个时钟周期内再分段（3 段）不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3 次）靠编译程序解决优化问题流水线速度是原来速度的3 倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.33. 超长指令字采用多个处理部件具有多个操作码字段的超长指令字（可达几百位） 由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t8.3五、流水线结构1. 指令流水线结构完成一条指令分7 段，每段需一个时钟周期若流水线不出现断流 1 个时钟周期出 1 结果不采用流水技术7 个时钟周期出 1 结果理想情况下，7 级流水的速度是不采用流水技术的7 倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.32. 运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.38.4 中断系统一、概述1. 引起中断的各种因素(1) 人为设置的中断(2) 程序性事故如转管指令溢出、操作码不能识别、除法非法(5) 外部事件(4) I/O 设备(3) 硬件故障用键盘中断现行程序转管指令………管理程序2. 中断系统需解决的问题(1) 各中断源如何向CPU 提出请求？(2) 各中断源同时提出请求怎么办？(5) 如何寻找入口地址？(4) 如何保护现场？(3) CPU 什么条件、什么时间、以什么方式响应中断？(6) 如何恢复现场，如何返回？(7) 处理中断的过程中又出现新的中断怎么办？硬件＋软件8.4二、中断请求标记和中断判优逻辑1. 中断请求标记INTR一个请求源一个INTR 中断请求标记触发器多个INTR组成中断请求标记寄存器INTR 分散在各个中断源的接口电路中INTR 集中在CPU 的中断系统内12345n 掉电过热阶上溢内存读写校验错非法除法键盘打印机8.42. 中断判优逻辑①分散在各个中断源的接口电路中链式排队器②集中在CPU内(1) 硬件实现（排队器）1 11&1&1&参见第五章INTR1INTR2INTR3INTR4INTR1、INTR2 、INTR3 、INTR4优先级按降序排列INTP1INTP2INTP3INTP48.4A 、B 、C 优先级按降序排列(2) 软件实现（程序查询）否……是否A 请求？是否B 请求？是否C 请求？转A 的服务程序入口地址转B 的服务程序入口地址转C 的服务程序入口地址是是是否否8.4三、中断服务程序入口地址的寻找1. 硬件向量法入口地址200入口地址300入口地址40012 H 13 H 14 H主存12 H 13 H 14 HJMP 200JMP 300JMP400主存向量地址形成部件…………中断向量排队器输出向量地址12H 、13H 、14H入口地址200、300、4008.42. 软件查询法中断识别程序（入口地址M）地址说明指令MJMP 1# SR1# D = 1 转1# 服务程序SKP DZ 2# JMP 2# SR 2# D = 0 跳2# D = 1 转2# 服务程序SKP DZ 8# JMP 8# SR 8# D = 0 跳8# D = 1 转8# 服务程序八个中断源1、2、8 按降序排列…………8.4SKP DZ 1#1# D = 0 跳（D为完成触发器）四、中断响应1. 响应中断的条件允许中断触发器EINT = 12. 响应中断的时间指令执行周期结束时刻由CPU 发查询信号CPU 中断查询INTR1DQINTR2DQINTR nDQ中断源1中断源2中断源n……至排队器8.43. 中断隐指令(1) 保护程序断点(2) 寻找服务程序入口地址(3) 硬件关中断向量地址形成部件INTSQREINTSQR PC1&≥1排队器……断点存于特定地址（0 号地址）内断点进栈INT 中断标记EINT 允许中断R –S 触发器8.4向量地址PC （硬件向量法）中断识别程序入口地址MPC （软件查询法）五、保护现场和恢复现场1. 保护现场2. 恢复现场寄存器内容断点保护现场其他服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET1. 多重中断的概念k l mk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1 , l+1 , m+1六、中断屏蔽技术8.42. 实现多重中断的条件B, CA中断请求主程序(2) 优先级别高的中断源有权中断优先级别低的中断源(1) 提前设置开中断指令A B C D中断服务程序（A 、B 、C 、D 优先级按降序排列）D8.4&3. 屏蔽技术(1) 屏蔽触发器的作用MASK = 0（未屏蔽）INTR 能被置“1”1&&&1111INTP 1INTP 2INTP 3INTP 4INTR 1INTR 2INTR 3INTR 4MASK 1MASK 2MASK 3MASK 4DQ1DINTRMASKQCPU 查询MASK i = 1 （屏蔽）INTP i = 0 （不能被排队选中）8.4(2) 屏蔽字优先级屏蔽字1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 101 1 1 1 1 1 1 1 1 1 1 1 1 1 10 01 1 1 1 1 1 1 1 1 1 1 1 1 10 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 10 0 0 0 01 1 1 1 1 1 1 1 1 1 1……0 0 0 0 0 0 0 0 0 0 0 0 0 01 10 0 0 0 0 0 0 0 0 0 0 0 0 0 011234561516……16个中断源1、2、3 ……16 按降序排列8.4(3) 屏蔽技术可改变优先等级(4) 屏蔽技术的其他作用0 0 0 01 01 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 1 6# 比5# 优先级高便于程序控制可以人为地屏蔽某个中断源的请求8.4(1) 断点进栈(2) 断点存入“0 ”地址中断隐指令完成中断周期命令存储器写0 MAR PC MDR(MDR) 存入存储器三次中断，三个断点都存入“0 ”地址4. 多重中断的断点保护断点MDR？如何保证断点不丢失？中断隐指令完成8.4(3) 程序断点存入“0 ”地址的断点保护××××05JMP SERVE ××××SA VE ××××RETURNSTA SA VE …0 地址内容转存其他服务内容地址内容说明SERVELDA SA VEJMP @ RETURN 存程序断点5 为向量地址…保护现场恢复现场间址返回存放ACC 内容转存0 地址内容开中断ENILDA 0STA RETURN置屏蔽字8.4。
计算机组成原理期末重点章节知识点精选全文完整版
可编辑修改精选全文完整版计算机组成原理第一章计算机系统概论（清楚一个概念）计算机的性能指标：吞吐量：表征一台计算机在某个时间间隔内能够处理的信息量。
响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。
处理机字长：指处理机运算器中一次能够完成二进制数运算的位数。
总线宽度：一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。
存储器容量：存储器中所有存储单元的总数目，通常KB,MB,GB,TB来表示。
存储器带宽：单位时间内存储器读出的二进制数信息量，一般用字节数/秒表示。
主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。
度量单位MHZ（兆赫兹）、GHZ（吉赫兹）主频的倒数称为CPU时钟周期（T),T=1/f，度量单位us，nsCPU执行时间：表示CPU执行一般程序所占的CPU时间，公式：CPU执行时间=CPU时钟周期数xCPU时钟周期CPI：表示每条指令周期数，即执行一条指令所需的平均时钟周期数。
公式：CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数MIPS：表示平均每秒执行多少百万条定点指令数，公式：MIPS=指令数/（程序执行时间x10^6）第二章运算方法和运算器原码定义：（1）整数（范围（-（2^n-1）~ 2^n-1)（2）小数(范围-（2^-n-1 ~ 1-2^-n)反码定义：（3）整数（范围（-（2^n-1）~ 2^n-1)（4）小数(范围-（2^-n-1 ~ 1-2^-n)补码定义：（5）整数（范围（-（2^n ）~ 2^n-1)（6）小数(范围（-1 ~ 1-2^-n)移码表示法（用于大小比较与对阶操作）IEEE754标准格式：符号位（1位）+ 阶码（移码）+ 尾数正溢：两个正数相加，结果大于机器字长所能表示的最大正数负溢：两个负数相加，结果小于机器字长所能表示的最小负数检测方法：1、双符号位法2、单符号位法不带符号阵列乘法器：同行间并行不同行间串行浮点加减运算操作过程大体分四步：1、0操作数检查2、比较阶码大小完成对阶3、尾数进行加减运算4、结果规格化所进行舍入处理流水线原理:时间并行性线性流水线的加速比：C k=T L/T K =nk/k+（n-1）第三章存储系统程序局部性原理：在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象。
计算机组成原理第八章
8.3.3 基本的 基本的DMA控制器 控制器
• (5)“控制/状态”逻辑 由控制和时序电 “控制 状态 状态” 路以及状态标志等组成，用于修改内存 地址计数器和字计数器，指定传送类型 (输入或输出)，并对“DMA请求”信号 和CPU响应信号进行协调和同步。
8.3.3 基本的 基本的DMA控制器 控制器
8.3.3 基本的 基本的DMA控制器 控制器
• 1.DMA控制器的基本组成 控制器的基本组成 • 1)内存地址计数器 用于存放内存中要交 内存地址计数器 换的数据的地址。在DMA传送前，须通 过程序将数据在内存中的起始位置(首地 址)送到内存地址计数器。而当DMA传 送时，每交换一次数据，将地址计数器 加“1”，从而以增量方式给出内存中 要交换的一批数据的地址。
8.3 DMA方式
8.3.1 DMA的基本概念 的基本概念 8.3.2 DMA传送方式 传送方式
8.3.1 DMA的基本概念 的基本概念
• 直接内存访问 直接内存访问(DMA)是一种完全由硬件 是一种完全由硬件 执行I/O交换的工作方式 交换的工作方式。 执行 交换的工作方式。在这种方式 控制器从CPU完全接管对总 中，DMA控制器从 控制器从 完全接管对总 线的控制，数据交换不经过CPU，而直 线的控制，数据交换不经过 ， 接在内存和I/O设备之间进行 接在内存和 设备之间进行 。DMA方 方 式一般用于高速传送成组数据。 式一般用于高速传送成组数据。 • DMA控制器将向内存发出地址和控制信 控制器将向内存发出地址和控制信 号，修改地址，对传送的字的个数计数， 修改地址，对传送的字的个数计数， 并且以中断方式向CPU报告传送操作的 并且以中断方式向 报告传送操作的 结束。 结束。
基本DMA控制器与系统的连接方式： 控制器与系统的连接方式 基本 图8.13 DMA传送数据的流程图
计算机组成原理 第8章
《计算机组成原理与实验》 冶金工业出版社
计算机组成原理——第 8章
3．激光阅读器
• 激光阅读器是非接触式阅读器，其优点很多：可以离 开条形码一定的距离阅读条码，对条码的宽度适应性 强，条码密度范围广；可以阅读不规则的条码表面或 透过玻璃或透明胶纸阅读，甚至可以阅读曲线上的条 形码；由于配备了较先进的阅读及解码系统，首读识 别成功率高、识别速度相对光笔及CCD更快，而且对印 刷质量不好或模糊的条码识别效果也很好；误码率极 低（仅约为三百万分之一），防震防摔性能也很好。 与其他条码阅读器相比，激光阅读器所能提供的各项 功能指标都最高，其唯一缺点在于它的价格很高。
《计算机组成原理与实验》 冶金工业出版社
计算机组成原理——第 8章
8.2.4 扫描仪
• 扫描仪是继键盘和鼠标之后的第三代主要的电脑输入 设备。这种输入设备结合了光学、机械、电子、软件 应用各种技术。自80年代诞生之后，扫描仪得到了迅 猛的发展和广泛的应用。利用扫描仪，可以方便、快 捷地将图片、照片、胶片，各类图纸图形以及文稿资 料输入到计算机中，从而实现对这些图像信息的处理、 管理、使用、存储或输出。 1．扫描仪的种类 手持式扫描仪、滚筒式扫描仪、平台式扫描仪
《计算机组成原理与实验》 冶金工业出版社
计算机组成原理——第 8章
8.1.2 外围设备与主机的连接
外围设备 设备总线 主机 外围设备 适配器
„„
外围设备 设备总线
„„
外围设备 适配器
系统总线
《计算机组成原理与实验》 冶金工业出版社
计算机组成原理——第 8章
8.1.3 外围设备的分类
1．输入／输出设备 ：从计算机的角度出发，向计算机输入信息的外 围设备称为输入设备；接受计算机输出信息的外围设备称为输出 设备。 2．辅助存储设备 ：辅助存储设备指主机以外的存储装置，又称为后 备存储设备。 3．终端设备 ：终端设备由输入设备、输出设备和终端控制器组成， 通常通过通信线路与主机相连。 4．过程控制设备 ：过程控制设备的核心就是A/D转换器和D/A转换 器。 每一种外围设备，都是在它自己的设备控制器的控制下进行工作， 而设备控制器则通过适配器和主机连接，并受主机控制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第八章复习1.重要知识点：程序查询方式；程序中断方式；DMA方式；通道方式。
2.课后习题：1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。
A．程序查询方式 B. 程序中断方式 C. DMA方式解： A C B2．中断向量地址是_____。
A．子程序入口地址 B. 中断服务程序入口地址C．中断服务程序入口地址指示器 C. 例行程序入口地址解： C3．利用微型机制作了对输入数据进行采样处理的系统。
在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。
该中断处理需时x 秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。
因此该系统可以跟踪到每秒_____次的中断请求。
A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y)解： A4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。
A．指令周期 B. 机器周期C. 存储周期D. 总线周期解： C5．通道的功能是：（1）________，（2）______。
按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。
解：（1）执行通道指令，组织外围设备和内存进行数据传输；（2）执行CPU的I/O指令，以及向CPU报告中断。
选择通道、字节多路通道、数组多路通道6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？解：（1）CPU不能响应中断（2）因为同级中断不能嵌套，而A、B设备属于同级中断（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备 B单独接至3级IR，处于最高优先级。
8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次之，L4最低。
现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问：（1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为"0"表示允许中断，该位为"1"表示中断屏蔽）？（2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。
解：（1）（2）9．某机器CPU中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断而进入该中断处理程序时，是否要将通用寄存器内容保存到主存中去？需保存几个寄存器？解：响应中断而进入该中断处理程序时，需将通用寄存器内容保存到主存中去，但为减少中断处理时间，不必保存所有通用寄存器内容，这里只需将2个中断处理程序中用到的寄存器内容保存起来。
12．下列陈述中正确的是_____。
A．在DMA周期内，CPU不能执行程序B．中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来C． DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期D．输入输出操作的最终目的是要实现CPU与外设之间的数据传输解： D15．SCSI是系统级_____，是处于主适配器和智能设备控制器之间的_____I/O接口。
SCSI-3标准允许SCSI总线上连接的设备由______个提高到_____个，可支持_____位数据传输。
A．并行 B. 接口 C. 16 D. 8 E. 32解： B A D C D自测题:一、选择题：1．某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。
该中断处理需要X秒。
另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒______次中断请求。
A．N / （NX + Y） B. N / （X + Y）NC.min[1 / X ,1 / Y]D. max[1 / X ,1 / Y]2. 中断向量地址是：______。
A 子程序入口地址B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器D 中断返回地址3．在中断响应过程中，______操作可以通过执行程序实现。
A 关中断B 保护断点C 保护现场D 读取中断向量4．在DMA操作中，DMA控制器和提出DMA请求的外设之间有一对联络信号线DREQ（DMA请求）和DACK（DMA响应），DMA控制器和CPU之间也有一对联络信号线HOLD（总线请求）和HLDA（总线响应），这四条联络信号线出现有效电平的次序应为______。
A．DREQ→DACK→HOLD→HLDAB．DREQ→HOLD→HLDA→DA CKC．HOLD→HLDA→DREQ→DACKD．HOLD→DREQ→DACK→HLDA二、填空题：1．DMA技术的出现使得. ______可通过. ______直接访问______。
2. DMA 控制器按其______结构，分为______型和______型两种。
参考答案一、1. A 2. C 3. C 4. B二、1．外围设备 DMA控制器内存2. 组成结构选择多路第七章复习课后习题：1. 计算机的外围设备是指（）A．输入/输出设备 B. 外存储器C. 输入/输出设备及外存储器D. 除了CPU和内存以外的其他设备解： D2．打印机根据印字方式可以分为（）和（）两大类，在（）类打印机中，只有（）型打印机能打印汉字，请从下面答案中选择填空。
A．针型打印机 B. 活字型打印机C. 击打式D. 非击打式解：C D C A5．试推导磁盘存贮器读写一块信息所需总时间的公式。
解：设读写一块信息所需总时间为Tb，平均找道时间为Ts，平均等待时间为T L，读写一块信息的传输时间为Tm，则：Tb=Ts＋T L＋Tm。
假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。
又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm≈（n / rN）秒的时间中传输完毕。
T L是磁盘旋转半周的时间，T L=（1/2r）秒，由此可得：Tb=Ts＋1/2r＋n/rN 秒8．某磁盘存贮器转速为3000转 / 分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。
问：（1）磁盘存贮器的容量是多少？（2）最高位密度与最低位密度是多少？（3）磁盘数据传输率是多少？（4）平均等待时间是多少？（5）给出一个磁盘地址格式方案。
解：（1）每道记录信息容量 = 12288字节每个记录面信息容量= 275×12288字节共有4个记录面，所以磁盘存储器总容量为：4 ×275×12288字节 = 13516800字节（2）最高位密度D1按最小磁道半径R1计算（R1 = 115mm）：D1 = 12288字节 / 2πR1 = 17字节 / mm最低位密度D2按最大磁道半径R2计算：R2 = R1 + （275 ÷ 5） = 115 + 55 = 170mmD2 = 12288字节 / 2πR2 = 11.5 字节 / mm（3）磁盘传输率 C = r · Nr = 3000 / 60 = 50 周 / 秒N = 12288字节（信道信息容量）C = r · N = 50 × 12288 = 614400字节 / 秒（4）平均等待时间 = 1/2r = 1 / (2×50) = 10毫秒（5）磁盘存贮器假定只有一台，所以可不考虑台号地址。
有4个记录面，每个记录面有275个磁道。
假定每个扇区记录1024个字节，则需要12288 ÷1024字节 = 12个扇区。
由此可得如下地址格式：11．有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B 的数据。
现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间另外，使用CPU更新信息所需时间为4ms, 并且更新时间同输入输出操作不相重叠。
试问：（1）盘上全部数据需要多少时间？（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？解：（1）磁盘上总数据量= 1000×3000B = 3000000B读出全部数据所需时间为3000000B ÷ 500B / ms = 6000ms重新写入全部数据所需时间 = 6000ms所以，更新磁盘上全部数据所需的时间为：2×（平均找道时间 + 平均等待时间 + 数据传送时间）+ CPU更新时间= 2（30 + 120 + 6000）ms + 4ms = 12304ms(2) 磁盘机旋转速度提高一倍后，平均等待时间为60ms；数据传输率提高一倍后，数据传送时间变为：3000000B ÷ 1000B / ms = 3000ms更新全部数据所需时间为：2 ×（30 + 60 + 3000）ms + 4ms = 6184ms14. 刷新存储器的重要性能指标是它的带宽。
若显示工作方式采用分辨率为1024×768，颜色深度为24位，帧频（刷新速率）为72HZ，求：（1）刷新存储器的存储容量是多少？（2）刷新存储器的贷款是多少？解：（1）因为刷新存储器所需存储容量 = 分辨率× 每个像素点颜色深度∴ 1024 × 768 × 3B ≈ 4MB（2）因为刷新所需带宽 = 分辨率× 每个像素点颜色深度× 刷新速度∴ 1024 × 768 × 3B × 72 / S = 165888KB / S ≈ 162MB / S自测题:一、选择题：1．带有处理器的设备一般称为______设备。
A 智能化B 交互式C 远程通信D 过程控制2. 计算机的外围设备是指______。
A 输入/输出设备B 外存储器C 远程通信设备D 除了CPU 和内存以外的其它设备二、填空题：1．显示适配器作为CRT和CPU的接口，由______存储器，______控制器，______三部分组成。
2. 磁表面存储器主要技术指标有______，______，______，数据传输率。
3. 显示设备工作时，为了不断提供刷新图像的信号，必须把一帧图像信息存储在_______存储器中。