FPGA入门培训教材

FPGA业界的后起之秀——Achronix（亚克尼斯）以其凌 厉的市场攻势。Speedster22i FPGA采用英特尔领先的22 纳米3D Tri-Gate晶体管技术，其功耗是竞争对手同类器 件的一半，是业内唯一内嵌10/40/100G以太网MAC、 100Gbps Interlaken、PCI Express Gen1/2/3和2.133 Gbps DDR3控制器硬核的FPGA器件。
UltraScale架构能够从布线、时钟、关键路径及电源等四方面 解决影响先进节点芯片性能方面的最大瓶颈问题——互连
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
Lattice 资深产品暨企业行销总监Brent Przybus表示，网 通、工业控制、监控系统等应用正掀起分布式计算的风 潮，低功耗、小尺寸FPGA市场后市可期。有鉴于此，为 迎合市场趋势要求，降低耗电量、缩小体积及缩减成本 将为Lattice于2013年侧重的三大FPGA产品策略
FPGA入门培训教材
路漫漫其修远兮, 吾将上下而求索
2020年4月4日星期六
大纲
•一、应用背景与厂商 •二、器件的基本结构 •三、工程实例 •四、约束与分析
路漫漫其修远兮, 吾将上下而求索
一、FPGA的应用背景
•（1）产品开发 机顶盒、医疗仪器、车载电子仪器
（2）系统与IP的原型验证 手机芯片的原型实现
./Sources/hdl/bftLib/*.vhdl ] • read_vhdl ./Sources/hdl/bft.vhdl • read_verilog [ glob ./Sources/hdl/*.v ] • read_xdc ./Sources/bft_full_kintex7.xdc
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
每个CLB包含4个相似的Slice 4个 Slice 按照如上图的阵列排布每个 Slice都与一个开关矩阵紧密相接 以便连到通用布线阵列GRM 在 CLB中还有内部的快速 的互联线保证4个slice 之间快速 的互联
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
技术发展趋势
路漫漫其修远兮, 吾将上下而求索
二、器件的基本结构
Altera 的FPGA Xilinx 的FPGA或其他公司 的FPGA 一般的结构 都是由一些CLB 或 类似 称为LE 的宏单元组 成其内的 component一般是 查找表LUT 时序单 元 如寄存器 外加一些如进位链 等先进的结构
•# STEP#2: run synthesis, report utilization and timing synth_design -top bft -part xc7k70tfbg484-2 write_checkpoint -force $outputDir/post_synth report_timing_summary -file
路漫漫其修远兮, 吾将上下而求索
Baidu Nhomakorabea
路漫漫其修远兮, 吾将上下而求索
每个乘法器块紧靠着Block RAM 共用4个开关 矩阵
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
$outputDir/post_synth_timing_summary.rpt report_power -file $outputDir/post_synth_power.rpt
•# STEP#3: run placement and logic optimzation, report utilization and timingestimates, write checkpoint design •opt_design •place_design •phys_opt_design •write_checkpoint -force $outputDir/post_place •report_timing_summary -file $outputDir/post_place_timing_summary.rpt
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
自收购Actel后，Microsemi的Flash FPGA在FPGA市场走向 主流。其SmartFusion2产品系列具有最高标准的安全性 、带有实时嵌入式处理器的即时运作特性，以及具有 SEU免疫能力的无与伦比的高可靠性和扩展温度范围支 持，已经用于电信、工业、安防和国防市场中众多客户 系统中
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
三、工程实例
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
• # STEP#0: define output directory area. • Set outputDir ./Tutorial_Created_Data/bft_output • file mkdir $outputDir • # STEP#1: setup design sources and constraints • read_vhdl -library bftLib [ glob
路漫漫其修远兮, 吾将上下而求索
FPGA主要厂商及产品
•中高端: Xilinx & Altera分布占有48%与41%的 市场份额
•中低端：Lattice & Microsemi
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
路漫漫其修远兮, 吾将上下而求索
图 UltraScale架构----业界首款ASIC级All Programmable架构，是行业首次在全面可编 程的架构中应用尖端的ASIC技术，致力于从 根本上满足人们对数百Gbps的系统性能、全 线速下的智能处理能力以及高速浮点运算水 平的需求。