第五章中央处理器53PPT课件

ALU
R1
AB DB CB
MAR
MBR
M I/O
A
B
R2
R3
R0~R3 R0~R3
C
CD CD
SP PC PSW MBR D
IR PC SP PSW
控制 逻辑
源地址
单操作数指令格式：
4
6
操作码 （可扩展）
目的地址
3
3
寄存器号 寻址方式
转移指令格式： 15 12 11 9 8
目的地址
6 5432 1 0
操作码 寄存器号 寻址方式 方式 N′Z′V′C′
转移地址
转移条件
2.寻址方式
寻址方式
编 码 助记符
意义
寄存器直接寻址 000
R
寄存器间接寻址 001 (R)
本科课程教学 CSE32600D
计算机组成原理 Principles of Computer
Organization
Michael 2008-11-5
VERSION CSE32600D200601-03 COPYRIGHT© 2006SIC&MIC 2008.9.1 ALL RIGHTS RESERVED.
用于数传、堆栈、 I/O操作 双操作数指令 单操作数指令
9
5 43 2 1 0
JMP 寄 寻 方式 N′Z′V′C′
转移地址 0 0 0 0 0 1 1 1 1
0 0 0 0 无条件转 0 0 0 1 无进位转(C=0) 0 0 1 0 无溢出转(V=0) 0 1 0 0 数非零转(Z=0) 1 0 0 0 数为正转(N=0) 0 0 0 1 有进位转(C=1) 0 0 1 0 有溢出转(V=1) 0 1 0 0 数为零转(Z=1) 1 0 0 0 数为负转(N=1)
内 总 线 (单 向 )
移位器
R0
. . .
ALU
R3
A选择器 B选择器
C
……
R 0 -R 3
暂 存 器 C、 D
P C ,S P
……
R 0 -R 3
暂 存 器 C、 D
PSW MBR
D
PSW
ABUS DBUS CBUS
MAR
I/O接 口
……
M
MBR
I/O
IR
控制 线路
PC
SP
16
内总线
移位器
R0
(R)为操作数 (R)为EA
自减型寄存器间 010 址 立即/自增型寄存 011 器间址
直接/自增型双间 100 址
-(R) -(SP) (R)+ (SP)+ (PC)+
@(R)+ @(PC)+
(R)1为EA (SP)1为栈顶地址
(R)为EA，访问后(R)+1 (SP)为栈顶地址，出栈后(SP)+1 (PC)为立即数地址，取数后(PC)+1
5.3 模型机设计 5.3.2 CPU总体结构
（2）非编程寄存器（16位）
暂存器C:暂存来自主存的源地址或源数据。
暂存器D:暂存来自主存的目的地址或目的数。
指令寄存器IR :存放现行指令。
地址寄存器MAR(AR)
实现CPU与主存的接口
数据寄存器MBR(MDR,DR)
14
2.算逻部件设置
（16位）
形成控制逻辑
列操作时间表
微：按微指令格式 编写微程序
组：列逻辑式，形 成逻辑电路
3
5.3 控制单元的设计
5.3.1 指令系统设计
1.指令格式 指令字长16位，采用寄存器型寻址，指令中给出寄 存器号。
（主存容量为64K×16位）
4
双操作数指令格式：
4
3
3
3
3
操作码 寄存器号 寻址方式 寄存器号 寻址方式
寻址方式 编码 立即/自增型 011 寄存器间址
直接/自增型 100 双间址
变址
101
跳步
110
助记符 定义
(R)+ （R）为操作数地址， 访问后(R)+1
(SP)+ (SP)为栈顶地址， 出栈后(SP)+1
(PC)+ (PC)为立即数地址， 取数后(PC)+1
@(R)+ （R）为间接地址， 访问后(R)+1
条件满足，转转移地址；条件不满足，顺序执行。
5.3.1 指令系统设计
15 12 11 9 8 6 5
0
RST SP （SP）+
5 43 2 1 0
JSR 寄 寻 方式 N′Z′V′C′
子程序入口
隐含约定：转子时返回地址压栈保存。
11
5.3 模型机设计 5.3 控制单元的设计 5.3.2 CPU总体结构
5.3 控制单元的设计
设计步骤
拟定指令系统
确定总体结构
安排时序
拟定指令流程和微命令序列(微操作控制信号序列)
形成控制逻辑
2
5.3 控制单元的设计
设计步骤： 拟定指令系统
格式、寻址方式、 指令类型设置
确定总体结构 寄存器、ALU、数
安排时序
据通路设置 画流程图(寄存器传送级)
拟定指令流程和微命令序列。
ALU
SN74181 4片 SN74182 1片
选择器A
选择器B
选择数据来源
移位器 :实现直送、左移、右移、字节交换
3. CPU数据通路结构
为了使数据传送控制简单、集中，采用以ALU为中心的总 线结构。
组成: 包括四个部分： ALU部件、寄存器组、内总线、CPU与系统总 线的连接
15
CPU数 据 通 路 结 构
寄存器寻址 000
寄存器间址 001 自减型寄存 010 器间址
立即/自增型 011 寄存器间址
R （R） -(R) -(SP) (R)+
(SP)+
பைடு நூலகம்（R）为操作数
（R）为操作数地址
(R)-1为操作数地址 (SP)-1为栈顶地址
（R）为操作数地址， 访问后(R)+1 (SP)为栈顶地址， 出栈后(SP)+1 7
@(PC)+ PC指向有效地址， 访问后(PC)+1
X(R) (R)+d为有效地址 X(PC) (PC)+d为有效地址
SKP 跳过下条指令执行8
3.指令类型
操作码 助记符
0000 MOV 0001 ADD
含义
传送 加
0101 EOR 异或 0110 COM 求反
1011 SR 右移 1100 JMP 转移 1100 RST 返回 1101 JSR 转子
(R)为间接地址，访问后(R)+1 (PC)为间接地址，取EA后(PC)+1
变址寻址 跳步
101 X(R) X(PC)
110 SKP
EA=(R)+D EA=(PC)+D 用于转移
CPU可编程访问的寄存器： 通用寄存器Ri、指令计数器PC、堆栈指针SP、 程序状态字PSW
寻址方式 编码 助记符 定义
1.寄存器设置 （1）可编程寄存器（16位）
通用寄存器：R0(000)、R1(001) R2(010)、R3(011)
12
5.3 模型机设计 5.3.2 CPU总体结构
堆栈指针：SP(100) 指令计数器： PC(111) 程序状态字： PSW(101)
43210
（可扩展） I N Z V C 允许中断（开中断）