南昌大学数字电路设计——数字钟

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《数字电路与逻辑设计实验》实验报告题目数字钟电路设计与实物制作

学院:信息工程学院电子系

专业:

班级:

学号:

学生姓名:

指导教师:

递交日期:2014年12月30日

学生姓名:学号:专业班级:

实验类型:□验证□综合□设计□创新实验日期:2014.12.28 实验成绩:数字钟电路设计与制作实验报告

一、实验目的:

1、综合应用数字电路知识;

2、学习使用protel进行电子电路的原理图设计、印制电路板设计

3、学习电路板制作、安装、调试技能。

二、实验任务及要求:

任务:设计一个12小时或24小时制的数字钟,显示时、分、秒,有校时功能,可以分别对时及分进行单独校时,使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。

要求:画出电路原理图,元器件及参数选择,PCB文件生成、制板

三、实验原理及电路设计:

1、设计方案与模块框图

该系统工作原理是:振荡器产生的稳定高频脉冲信号,为数字钟的时间基准,在经过分频器输出标准秒脉冲。秒计数器计满60后向频计数器进位,分计数器计满60后向时计数器进位,小时计数器按照“24翻1”的规律计数。计数器的输出经过译码器送显示器。计时出现误差时可以用校正电路进行校时、分、秒。

主体电路是有功能电路部件或单元电路组成的。数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。在其进位计数的基本功能上,同时标准的1HZ时间信号必须做到准确稳定。

数字钟的结构组成:

1)译码及显示电路单元

2)时间计数电路单元

3)校时电路单元

4)振荡电路单元

分频电路

校时电路

学生姓名:学号:专业班级:

实验类型:□验证□综合□设计□创新实验日期:2014.12.28 实验成绩:

2、各子模块电路设计及原理说明

(1)译码驱动及显示单元选择74LS48作为显示译码电

路如图所示;选择LED数码管作为显示单元电路。由74LS48

把输进来的二进制信号翻译成十进制数字,再由数码管显示出

来。这里的LED数码管是采用共阴的方法连接的。在LT=RBI=1

的条件下,及使能输入BI/BRO=1时,锁存器不工作,译码器的

输出随输入码的变化而变化。而七段数字显示器共阴极,输入

高电平有效,发光二极管导通发亮。

(2)时间计数单元

1)秒与分的个位与十位的连线电路

̅̅̅̅̅̅是清零端,当为

计数器芯片74L161的CLR

0时,将清零。当给计数器的秒个位CLK端施加

脉冲信号时,开始计数,输出端Q0~Q3将结果

输出给译码器。当秒个位输出结果是1010时,

一方面将Q1,Q3的高电平通过与非门后的结

结果0输送给秒十位的计数器CLK端,实现进

位,并驱动秒十位计数器工作。另一方面Q1,

̅̅̅̅̅̅上,使秒个位自动清零。由此,达到秒个位清零,并同时向十位进位Q2的高电平接到的CLR

̅̅̅̅̅̅上,使秒自的目的。同理于秒十位,当其输出端结果为0110时,其Q1,Q2的结果接到CLR

动清零,分个位进位。此时数码显示器的秒个位的数字从0变化到9,十进制状态;秒十位在个位的进位下从0变化到5,六进制状态。

2)分的进位方法同秒一样。具体如右图:

3)时个位是十进制,而十位是三进制,所以

当个位的输出端结果分别是1010,个位向十位

进位,同时当十位为0010,个位为0100时,十

位的Q1和个位的Q2高电平通过与非门后的结

̅̅̅̅̅̅端进行清零。

结果0输送给秒十位的计数器CLR

同时个位的Q1、Q2与非和十位的清零信号通过

̅̅̅̅̅̅端进行清零,两者同时作用,使数字到达24时而清零,实现24小两次与非,结果输给CLR

时的功能。

(3)校时电路

学生姓名: 学 号: 专业班级: 实验类型:□验证 □综合 □设计 □创新 实验日期: 2014.12.28 实验成绩:

当重新接通电源或走时出现误差时都需要对

时间进行校正。通常,校正时间的方法是:首先截

断正常的计数通路,然后再进行人工出触发计数

或将频率较高的方波信号加到需要校正的计数单

元的输入端,校正好后,再转入正常计时状态即

可。

(4)振荡电路

振荡器是数字钟的核心。振荡器的稳定度及频率的

精确度决定了数字钟计时的准确程度。通常选用石英晶

体振荡器电路。一般来说,振荡器的频率越高,技术精

度越好。常取晶振的频率为32768HZ ,有15级2分频集

成电路,输出端正好可以得到1HZ 的标准脉冲。我们还

可以采用用集成逻辑门与R 、C 组成的时钟源振荡器或

用用集成电路定时器555与R 、C 组成的多谐振荡器。

这里选用由555构成的多谐振荡器,设其振荡频率为

1KHZ ,电路如图所示。 3、仿真图及仿真方法说明

①1kHz 信号发生电路

②分频器电路:

分频器的实质就是计数器。分频器功能就

是将振荡器所输出的频率1kHZ 转换成我们所需

要的频率1HZ 。可以选用三片74LS161进行串联.因为555定时器产生1kHZ 的信号,每片74LS161都进行10分频,经过3次1/10分频后正好是1HZ ,为标准秒脉冲信号。由仿真结

时的连线电路

相关文档
最新文档