四位超前进位加器原理

超前进位加法器原理

74283为4位超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚如图1所示：

图1 74283管脚图

其真值表如下所示：

表1 4位超前进位加法器真值表

由全加器的真值表可得S

i 和C

i

的逻辑表达式：

定义两个中间变量G

i 和P

i

：

当A

i ＝B

i

＝1时，G

i

＝1，由C

i

的表达式可得C

i

＝1，即产生进位，所以G

i

称为产生量变。若P

i ＝1，则A

i

·B

i

＝0，C

i

＝C

i-1

，即P

i

＝1时，低位的进位能传

送到高位的进位输出端，故P

i

称为传输变量，这两个变量都与进位信号无关。

将G

i 和P

i

代入S

i

和C

i

得：

进而可得各位进位信号的逻辑表达如下：

根据逻辑表达式做出电路图如下：

逻辑功能图中有2输入异或门，2输入与门，3输入与门，4输入与门，2输入或门，3输入或门，4输入或门，其转化成CMOS晶体管图如下：

电路网表如下：

*xor 2

.subckt xor2 a b c d f

mxorpa 1 a vdd vdd pmos l=2 w=8 mxorpb f d 1 vdd pmos l=2 w=8 mxorpc 2 b vdd vdd pmos l=2 w=8 mxorpd f c 2 vdd pmos l=2 w=8 mxorna f a 3 0 nmos l=2 w=4 mxornb 3 b 0 0 nmos l=2 w=4 mxornc f c 4 0 nmos l=2 w=4 mxornd 4 d 0 0 nmos l=2 w=4

.ends xor2

*and2

.subckt and2 a b f

mandpa f a vdd vdd pmos l=2 w=4 mandpb f b vdd vdd pmos l=2 w=4 mandna f a 1 0 nmos l=2 w=4 mandnb 1 b 0 0 nmos l=2 w=4

.ends and2

*and3

.subckt and3 a b c f

mandpa f a vdd vdd pmos l=2 w=4 mandpb f b vdd vdd pmos l=2 w=4 mandpc f c vdd vdd pmos l=2 w=4 mandna f a 1 0 nmos l=2 w=6 mandnb 1 b 2 0 nmos l=2 w=6 mandnc 2 c 0 0 nmos l=2 w=6

.ends and3

*and4

.subckt and4 a b c d f

mandpa f a vdd vdd pmos l=2 w=4 mandpb f b vdd vdd pmos l=2 w=4 mandpc f c vdd vdd pmos l=2 w=4 mandpd f d vdd vdd pmos l=2 w=4 mandna f a 1 0 nmos l=2 w=8 mandnb 1 b 2 0 nmos l=2 w=8 mandnc 2 c 3 0 nmos l=2 w=8 mandnd 3 d 0 0 nmos l=2 w=8

.ends and4

*or2

.subckt or2 a b f

morpa 1 a vdd vdd pmos l=2 w=8 morpb f b 1 vdd pmos l=2 w=8

mna f a 0 0 nmos l=2 w=4

mnb f b 0 0 nmos l=2 w=4

.ends or2

*or3

.subckt or3 a b c f

morpa 1 a vdd vdd pmos l=2 w=12 morpb 2 b 1 vdd pmos l=2 w=12 morpc f c 2 vdd pmos l=2 w=12

mna f a 0 0 nmos l=2 w=4

mnb f b 0 0 nmos l=2 w=4

mnc f c 0 0 nmos l=2 w=4

.ends or3

*or4

.subckt or4 a b c d f

morpa 1 a vdd vdd pmos l=2 w=16 morpb 2 b 1 vdd pmos l=2 w=16 morpc 3 c 2 vdd pmos l=2 w=16 morpd f d 3 vdd pmos l=2 w=16

mna f a 0 0 nmos l=2 w=4

mnb f b 0 0 nmos l=2 w=4

mnc f c 0 0 nmos l=2 w=4

mnd f d 0 0 nmos l=2 w=4

.ends or4

*not

.subckt not a f

mnotpa f a vdd vdd pmos l=2 w=4 mnotna f a 0 0 nmos l=2 w=2

.ends not *反相器

*or21

.subckt or21 a b f

xor2 a b 1 or2

xnot 1 f not

.ends or21 *2输入或门

*or31

.subckt or31 a b c f