计算机电路基础第10章：触发器和时序逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(2)工作原理
分析可知，同步脉冲CP把输
入端D的状态传送到输出端Q。
(3)列出同步D触发器的状态转换真值表，如表10.4所示。
(4)同步D触发器工作的波形如图10.7所示。
10.1.3 主从触发器
1.主从RS触发器 (1)主从RS触发器组成 右图10.10:
由两个同步RS触发器组成。 G5~G8门构成主触发器， G1~G4门构成从触发器，
电路如图10.4(a)、 逻辑符号图10.4(b)所示。 同步RS触发器由与非门G1和G2组成基本RS触发器， 由G3和G4组成输入的控制门电路， 输入信号R和S均为高电平有效。
图 10.4
(2)
逻辑表达式:
从电路逻辑图中写出逻辑表达式:
式中，等号右边的Q和左边的Q其含意是不同的。 等号右边的Q表明在每一个同步脉冲来之前触发器的状态; 等号左边的Q则表明在每一个同步脉冲来之后触ห้องสมุดไป่ตู้器新的状态 。
(2) 逻辑状态表
10.2 计 数 器
记忆脉冲个数叫计数，实现计数操作的电路称为计数器。 计数器还可以进行定时、分频和产生脉冲序列等。
计数器的种类： 按照时钟输入方式，可分为同步计数器和异步计数器； 按照计数方式，可分为加法、减法和可逆计数器； 按照计数长度，可分为二进制、十进制和N进制计数器。
CP直接加到主触发器，同步 的 到时从钟触脉发冲器经，过两个G9非触门发后器，的加脉 冲是互补的。
图 10.10
(2).工作原理
由此可知：在CP=1的期间，主触发器仅接收R和S输入信号，置成相应 的状态，从RS触发器状态不变。 只有当CP出现负脉冲(下降沿)到来时，从触发器按照主触发器的状 态，输出端做相应翻转。这样的触发翻转称为下降沿触发。
RS触发器、JK触发器、T(T‘)触发器、D触发器等； 按其稳定工作状态;
双稳态触发器、单稳态触发器、无稳态 (多谐振荡器)等 。
10.1.1 基本RS触发器 1. 基本RS触发器组成: 1).由两个与非门构成如下图10.1(a) .
基本RS触发器的逻辑符号如下图10.1(b)所示，其中
输入端引线靠近方框的小圆圈表示负脉冲有效。
计算机电路基础第10章：触 发器和时序逻辑电路
第10章 触发器和时序逻辑电路
10.1 触发器 10.2 计数器 10.3 寄存器 10.4 脉冲波形的产生与变换 10.5 555定时器及应用
教学提示：
组合电路的输出状态完全是由某一时刻的输入状态而定
，与电路的原状态无关。因此组合电路不具有记忆功能。 在数字系统中，不仅需要逻辑运算的电路，还需要将电路 将有关的信号和结果保留下来.即具有记忆功能的时序逻辑 电路。
教学目标：
(1) 触发器
(2) (3) (4)
掌握RS触发器、主从RS触发器、D触发器、JK 的逻辑功能； 理解计数器和寄存器的工作原理； 掌握施密特触发器的工作原理； 了解555定时器的工作原理和应用。
时序逻辑电路:
组成的组合逻辑电路的特点:是输出信号随着输入信号 的改变而改变。为了连续运算和控制等需要，还要将有关 的运算结果及其信号内容(代码)保存起来，这就需要有记 忆功能的时序逻辑电路。
CP接在主触发器，CP取反后加 到触发器。
输入端J 称为置位端， K 称为复位端。
(1) 工作原理 触发器的工作过程四种情况:
图 10.12
图 10.12
图 10.12
结论： 在J=K=1时候，来一个时钟脉冲，使JK触发器翻转一次。
触发器具有计数功能。用逻辑关系可表示为
主从JK触发器在J=K=1时的工作波形，如图10.13所示。
主从触发器状态仅取决于CP下降沿到来前的R、S的状态。 因此，在其他任何时候输入信号R和S都不会直接影响到输 出端Q和的状态，有效地控制了触发器的翻转。
(3).主从RS触发器的工作的波形如下图(a),逻辑符号如下图(b) 。
(4)主从RS触发器的状态特性
2.主从JK触发器
电路如图10.12。 主从JK触发器是在主从RS触发器 的基础上，把输出端的两个状态 作为一对附加控制信号引回到输 入端而构成的。
CR加低电平，寄存器Q端置0， 则CR处于高电平。 置数时，置数控制信号LD给高
电基平本，RS接触收发D器0~做D相3二应进的制翻数转码。并使
10.1.2 同步触发器
要求触发器按一个信号同时动作，这个信号称为同步信号 .同步信号是受外加的时钟脉冲CP控制。
触发器的状态何时发生翻转，是受时钟脉冲CP的控制， 而翻转成何种状态，则取决于各自触发器的输入信号。 受时钟控制同步工作的触发器，称为同步触发器. 1.同步RS触发器 (1)电路组成与符号
为了区分两者，前者Q用Qn表示，称为触发器现态； 后者Q用Qn+1表示，称为次态。
(3).工作原理
由上可得出同步RS触发器状态转换真值表如表 10.2
由表中可写出同步RS触发器的逻辑功能表达式
同步RS触发器的 状态如表10.3所示， 工作波形如图10.5所示
。
2.同步D触发器
(1) 电路的组成 和符号
2)触发器状态
图 10.1
2. 基本RS触发器的工作原理
3.逻辑状态表: 表10.1
4.基本RS触发器的工作波形如下图10.2所示.
5.应用. 图10.3 ----4位二进制数码寄存器 。 有两个控制信号： 清零信号CR低电平有效; 置数控制信号LD高电平有效。
D0~D3为二进制数码, 从Q0~Q3寄存器输出。
1.同步二进制加法计数器
1)电路结构 当J=K=1时，主从JK触发器具有计数功能。每一个主从
JK触发器可以计一位二进制数，因此若用4个JK触发器，可 以对16个脉冲进行计数。图10.15中是一个同步4位二进制加 法计数器电路。
4钟个方JK程触为发：器CP(F00=~FC3P)组1 =成C，P2接= 同CP一3 =个C计P数脉冲CP上，时
时序逻辑电路的输出状态不仅决定于当时的输入状态， 而且还与电路的原始状态有关，即有记忆的功能。
时序逻辑电路的基本逻辑单元是各种类型的触发器。触 发器是一种具有“0”和“1”两种稳定状态的电路，分别代表 了触发器中所储存的两个代码。触发器是一个能存放一位 二进制代码的存储单元。
10.1 触 发 器
触发器的分类: 按逻辑功能:
分析可知，同步脉冲CP把输
入端D的状态传送到输出端Q。
(3)列出同步D触发器的状态转换真值表，如表10.4所示。
(4)同步D触发器工作的波形如图10.7所示。
10.1.3 主从触发器
1.主从RS触发器 (1)主从RS触发器组成 右图10.10:
由两个同步RS触发器组成。 G5~G8门构成主触发器， G1~G4门构成从触发器，
电路如图10.4(a)、 逻辑符号图10.4(b)所示。 同步RS触发器由与非门G1和G2组成基本RS触发器， 由G3和G4组成输入的控制门电路， 输入信号R和S均为高电平有效。
图 10.4
(2)
逻辑表达式:
从电路逻辑图中写出逻辑表达式:
式中，等号右边的Q和左边的Q其含意是不同的。 等号右边的Q表明在每一个同步脉冲来之前触发器的状态; 等号左边的Q则表明在每一个同步脉冲来之后触ห้องสมุดไป่ตู้器新的状态 。
(2) 逻辑状态表
10.2 计 数 器
记忆脉冲个数叫计数，实现计数操作的电路称为计数器。 计数器还可以进行定时、分频和产生脉冲序列等。
计数器的种类： 按照时钟输入方式，可分为同步计数器和异步计数器； 按照计数方式，可分为加法、减法和可逆计数器； 按照计数长度，可分为二进制、十进制和N进制计数器。
CP直接加到主触发器，同步 的 到时从钟触脉发冲器经，过两个G9非触门发后器，的加脉 冲是互补的。
图 10.10
(2).工作原理
由此可知：在CP=1的期间，主触发器仅接收R和S输入信号，置成相应 的状态，从RS触发器状态不变。 只有当CP出现负脉冲(下降沿)到来时，从触发器按照主触发器的状 态，输出端做相应翻转。这样的触发翻转称为下降沿触发。
RS触发器、JK触发器、T(T‘)触发器、D触发器等； 按其稳定工作状态;
双稳态触发器、单稳态触发器、无稳态 (多谐振荡器)等 。
10.1.1 基本RS触发器 1. 基本RS触发器组成: 1).由两个与非门构成如下图10.1(a) .
基本RS触发器的逻辑符号如下图10.1(b)所示，其中
输入端引线靠近方框的小圆圈表示负脉冲有效。
计算机电路基础第10章：触 发器和时序逻辑电路
第10章 触发器和时序逻辑电路
10.1 触发器 10.2 计数器 10.3 寄存器 10.4 脉冲波形的产生与变换 10.5 555定时器及应用
教学提示：
组合电路的输出状态完全是由某一时刻的输入状态而定
，与电路的原状态无关。因此组合电路不具有记忆功能。 在数字系统中，不仅需要逻辑运算的电路，还需要将电路 将有关的信号和结果保留下来.即具有记忆功能的时序逻辑 电路。
教学目标：
(1) 触发器
(2) (3) (4)
掌握RS触发器、主从RS触发器、D触发器、JK 的逻辑功能； 理解计数器和寄存器的工作原理； 掌握施密特触发器的工作原理； 了解555定时器的工作原理和应用。
时序逻辑电路:
组成的组合逻辑电路的特点:是输出信号随着输入信号 的改变而改变。为了连续运算和控制等需要，还要将有关 的运算结果及其信号内容(代码)保存起来，这就需要有记 忆功能的时序逻辑电路。
CP接在主触发器，CP取反后加 到触发器。
输入端J 称为置位端， K 称为复位端。
(1) 工作原理 触发器的工作过程四种情况:
图 10.12
图 10.12
图 10.12
结论： 在J=K=1时候，来一个时钟脉冲，使JK触发器翻转一次。
触发器具有计数功能。用逻辑关系可表示为
主从JK触发器在J=K=1时的工作波形，如图10.13所示。
主从触发器状态仅取决于CP下降沿到来前的R、S的状态。 因此，在其他任何时候输入信号R和S都不会直接影响到输 出端Q和的状态，有效地控制了触发器的翻转。
(3).主从RS触发器的工作的波形如下图(a),逻辑符号如下图(b) 。
(4)主从RS触发器的状态特性
2.主从JK触发器
电路如图10.12。 主从JK触发器是在主从RS触发器 的基础上，把输出端的两个状态 作为一对附加控制信号引回到输 入端而构成的。
CR加低电平，寄存器Q端置0， 则CR处于高电平。 置数时，置数控制信号LD给高
电基平本，RS接触收发D器0~做D相3二应进的制翻数转码。并使
10.1.2 同步触发器
要求触发器按一个信号同时动作，这个信号称为同步信号 .同步信号是受外加的时钟脉冲CP控制。
触发器的状态何时发生翻转，是受时钟脉冲CP的控制， 而翻转成何种状态，则取决于各自触发器的输入信号。 受时钟控制同步工作的触发器，称为同步触发器. 1.同步RS触发器 (1)电路组成与符号
为了区分两者，前者Q用Qn表示，称为触发器现态； 后者Q用Qn+1表示，称为次态。
(3).工作原理
由上可得出同步RS触发器状态转换真值表如表 10.2
由表中可写出同步RS触发器的逻辑功能表达式
同步RS触发器的 状态如表10.3所示， 工作波形如图10.5所示
。
2.同步D触发器
(1) 电路的组成 和符号
2)触发器状态
图 10.1
2. 基本RS触发器的工作原理
3.逻辑状态表: 表10.1
4.基本RS触发器的工作波形如下图10.2所示.
5.应用. 图10.3 ----4位二进制数码寄存器 。 有两个控制信号： 清零信号CR低电平有效; 置数控制信号LD高电平有效。
D0~D3为二进制数码, 从Q0~Q3寄存器输出。
1.同步二进制加法计数器
1)电路结构 当J=K=1时，主从JK触发器具有计数功能。每一个主从
JK触发器可以计一位二进制数，因此若用4个JK触发器，可 以对16个脉冲进行计数。图10.15中是一个同步4位二进制加 法计数器电路。
4钟个方JK程触为发：器CP(F00=~FC3P)组1 =成C，P2接= 同CP一3 =个C计P数脉冲CP上，时
时序逻辑电路的输出状态不仅决定于当时的输入状态， 而且还与电路的原始状态有关，即有记忆的功能。
时序逻辑电路的基本逻辑单元是各种类型的触发器。触 发器是一种具有“0”和“1”两种稳定状态的电路，分别代表 了触发器中所储存的两个代码。触发器是一个能存放一位 二进制代码的存储单元。
10.1 触 发 器
触发器的分类: 按逻辑功能: