JK触发器实现7进制计数器学习资料
JK 触发器实现 74LS194 以及 74LS197 功能
实验报告实验题目：一、利用JK触发器，设计具备完整功能74LS197的模块电路设计测试系统，能够比较74LS197芯片与自行设计的模块电路具备完全相同的功能二、利用JK触发器，设计具备完整功能74LS194的模块电路设计测试系统，能够比较74LS194芯片与自行设计的模块电路具备完全相同的功能三、按下列状态转换图设计同步状态机。
D0=0时4状态循环，D0=1时6状态循环。
（1）设计并安装电路。
（2）静态检查并记录之。
（3）用一位数码管显示目前状态的数字。
D0=0 D0=1001 000 011 010Q2Q1Q0110100 101 111一．实验目的：1．学会利用JK 触发器实现74LS194 以及74LS197 功能2．掌握JK触发器的相关知识点3．学会分析有限状态机4．学会画状态转移表，并利用JK触发器解决问题二．实验仪器74LS73(JK触发器), 74LS153, BUTTON, 各基础逻辑门，CLOCK 等。
三．实验原理：1）对于其中的重置清零等功能，我们可以采用 74LS153（四选一数据选择器）进行各种功能的实现2）对于有限状态的转换，首先，要先确定好两种状态的控制条件，其次，要根据外加信号来确定当前状态的下一状态是什么，并由此列好状态转移表，根据表中的数据确定好相应的真值表达式，根据状态表达式，在结合 JK触发器的相关状态转移公式来确定电路的连接。
3）要通过一位数码管来显示相应的内容，则需要借助我们前面学过的74LS48来产生 BCD码，以方便数码管的显示。
4）通过对比原元器件和自己设计的元器件，得到相应的结论。
四．实验内容：1．利用JK触发器，设计具备完整功能74LS197的模块电路实验思路：当脉冲波形加在一个 JK 触发器的时钟输入时，JK 触发器链接成切换状态（J=K=1），这是 Q 输出就是一个频率为时钟输入频率一般的方波。
因此，单个触发器可以用做除 2 芯片。
触发器在每一个触发时钟边沿改变状态，这就产生了一个输出，它的频率变为时钟波形频率的一半。
《数字电子技术基础》复习题
《数字电子技术基础》复习题一、填空题数制与码制1．（）2=（ ）10=（ ）8421BCD 。
答：145.75 ，2．（）2=( )8=( )16。
答：(262.54)8 ，(B2.B)23．( 1111000)8421BCD =( )10=( )16。
答：78, 4E4．(30.25) 10 = ( ) 2 = ( ) 16 。
答：11110.01； 1E.45.(B4)16 ，（178）102中最大数为__________,最小数为_____________。
答：(B4)16 26.（）8421BCD 表示十进制数为 。
答：9517.有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
答：147 ， 938.如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
答：79.8421BCD 码又称 码，是一组 代码表示一位十进制数字。
答：二——十进制；四位二进制逻辑代数基础1.逻辑代数又称为 代数。
最基本的逻辑关系有 、DC B AD C A B F ++= 三种。
答：布尔、与逻辑、或逻辑、非逻辑2．将2004个“1”异或起来得到的结果是 。
答：0 3．逻辑函数L = + A+ B+ C +D = 。
答：14.逻辑函数的表示方法中具有唯一性的是 。
答：真值表5．把与非门的所有输入端并联作为一个输入端，此时它相当于一个 门。
答：非6．逻辑函数式C B A ABC F +++=的逻辑值为： 。
答：17．逻辑函数D C B A F ++=的反函数F ＝ 。
答：8．移位寄存器具有 数码和移位的功能。
答：寄存 9. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F，该函数的反函数F =（ ）。
答： 10.下图所示电路中， Y 1＝（ ）；Y 2 ）；Y 3 ＝（ ）。
组合逻辑电路 1. 数字电路按逻辑功能的不同特点可分为两大类，即： 逻辑电路和 逻辑电路 。
当变量a、b、c、d有3个或3个以上为1时,输出为y=1,输
1 用与非门设计一个四变量表决电路。
当变量A 、B 、C 、D 有3个或3个以上为1时，输出为Y=1，输入为其它状态时输出Y=0。
2 用与非门设计一个故障指示电路。
两台电动机同时工作时，绿灯亮；一台电动机发生故障时，黄灯亮；两台电动机同时发生故障时，红灯亮。
写出详细的设计报告。
3 利用74LS151选择器实现3输入多数表决器。
写出详细的设计报告。
4 A 、B 、C 和D 四人在同一实验室工作，他们之间的工作关系是：⑴ A 到实验室，就可以工作；⑵ B 必须C 到实验室后才有工作可做；⑶ D 只有A 在实验室才可以工作。
请将实验室中没人工作这一时间用逻辑表达式表达出来。
5 设计一个解决如下问题的逻辑电路：一盏路灯，从四个地点（A 、B 、C 、D ）都能独立进行控制。
写出详细的设计报告。
6 旅客列车分特快、直快、慢车等三种。
它们的优先顺序由高到低依次是特快、直快、慢车。
试设计一个列车从车站开出的楼机电路7 试用74LS138实现下列逻辑函数（允许附加门电路）,画出连线图。
,C A Y 1=Y 2+=8 用与非门设计一个A,B,C 三人表决电路，当表决某个提案时，多数人同意，提案通过，同时A 具有否决权。
写出详细的设计报告。
9 试用74LS151实现逻辑函数, 画出连线图。
(1)BC A Y +=(2) Y (A,B,C)=()∑7,5,3,1m10 用与非门设计如下电路：在3个输入信号中A 的优先权最高，B 次之，C 最低，它们的输出分别是Y1,Y2,Y3，要求同一时间内只有一个信号输出。
如有两个及两个以上的信号同时输入时，则只有优先级最高的有输出。
写出详细的设计报告。
11 用译码器实现下列逻辑函数，画出连线图。
(1)Y(A，B，C)=()∑6,5,4,3m(2)Y(A，B，C)=()∑11,9,5,3,1m12 用逻辑门电路实现以下电路：输入一个四位二进制数，当输入“1”的个数为偶数，输出是“1”；当输入“1”的个数为奇数时，输出是“0”。
数字电子技术试题及答案试题库
数字电子技术根底试题〔一〕一、填空题 : 〔每空1分，共10分〕1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：〔〕图。
图 12.以下几种TTL电路中，输出端可实现线与功能的电路是〔〕。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是〔〕。
A、通过大电阻接地〔>1.5KΩ〕B、悬空C、通过小电阻接地〔<1KΩ〕D、通过电阻接V CC4.图2所示电路为由555定时器构成的〔〕。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路〔〕。
图2A、计数器B、存放器C、译码器D、触发器6．以下几种A/D转换器中，转换速度最快的是〔〕。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．*电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为〔〕。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用〔〕。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、逻辑函数与其相等的函数为〔〕。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有〔〕个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简〔每题5分，共10分〕1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析以下电路。
J-K触发器实现十六进制计数器
J-K触发器实现十六进制计数器摘要：计数器是一种广泛应用的时序逻辑器件，它的主要作用是对脉冲进行计数计数器具有多种分类方法。
本论文为由J-K触发器实现十六进制计数器，主要介绍JK触发器的功能、计数器的构成及由Multisim仿真实现。
关键词：计数器J-K触发器 Multisim仿真一、相关理论知识及应用背景触发器是数字电路的一种基本部件，是构成各种时许逻辑电路的基本部件。
1. 理论知识1.1 触发器图1（a）所示是主从触发器的逻辑图，它由两个可控触发器串联组成分别称为主触发器和从触发器。
FF1称为主触发器，FF2称为从触发器，时钟脉冲先使主触发器翻转，而后使从触发器翻转，这就是“主从型”的由来。
此外还有一个非门将两个触发器联系起来。
触发器的状态用从触发器的状态表示，和是信号输入端，它们分别与和构成与逻辑关系，成为主触发器的S1端和R1端，即：（a）逻辑图（b）逻辑符号图1 主从型触发器触发器的逻辑功能分析如下：工作时，假定在直接复0端施加负脉冲，使,,时钟脉冲CP作用在端，当时，，的状态不变，而，的状态随着变化，即的初值为0，而为1。
（1），设时钟脉冲到来之前（）触发器的初始状态为0，这时主触发器的，，当时钟脉冲到来后（），主触发器翻转为1态。
当CP从1下跳为0时，非门输出为1，由于这时从触发器的,，它也翻转为1态，主、从触发器状态一致。
反之，设触发器的初始状态为1，可以同时分析，主、从触发器都翻转为0态。
可见触发器在的情况下,来一个时钟脉冲,就使它翻转一次，即。
这表明，在这种情况下，触发器具有计数功能。
（2），设触发器的初始状态为0，当时，由于主触发器的，，它的状态保持不变。
当CP下跳时，由于从触发器的，，也保持原态不变，如果初始状态为1，,亦如此。
（3），设触发器的初始状态为零，当时，由于主触发器的，，它翻转为1态。
当CP下跳时，由于从触发器的，，也翻转为1态。
如果初始状态为1，当时由于主触发器的，，它保持原态不变；当CP下跳时，由于从触发器的，，也保持原态不变。
（Multisim数电仿真）JK触发器
实验3.8JK触发器一、实验目的：1. 熟悉JK触发器的功能和触发方式，了解异步置位和异步复位的功能。
2. 掌握用示波器观察触发器输出波形。
3. 了解触发器之间的转换，并检验其逻辑功能。
二、实验准备：触发器具有记忆功能，它是数字电路中用来存贮二进制数字信号的单元电路。
触发器的输出不但取决于它的输入，而且还与它原来的状态有关。
触发器接收信号之前的状态叫初态，用nQ表示；触发器接收信号之后的状态叫次态，用n1Q表示。
为了从根本上解决电平直接控制问题，人们在同步触发器的基础上设计了主从RS触发器。
但主从R S触发器中R、S之间仍存在约束的缺点，为了克服它，人们又设计出主从JK触发器。
图3.8.1为主从JK触发器74LS76的内部电路图；在看出，JK 触发器具有异步置位端D S 和异步复位端D R 。
表3.8.1： 无论CP 处于高电平还是低电平，都可以通过在D S 或D R 端加入低电平将触发器置1或置0。
JK 触发器的特征方程为：n n n Q K Q J Q +=+1................................................................3.8.1三、计算机仿真实验内容：1. 异步置位PR (即D S )及异步复位CLR (即D R )功能的测试：(1). 从电子仿真软件Multisim7基本界面左侧左列真实元件工具条的“TTL ”元件库中调出JK 触发器74LS76D ；从“Basic ”元件库中调出单刀双掷开关SPDT 两只；从“Source ”元件库中调出电源Vcc 和地线，将它们放置在电子平台上。
(2). 从电子仿真软件Multisim7基本界面左侧右列虚拟元件工具条的指示元件列表中选取红(1X )、蓝(2X )两种颜色指示灯各一盏，将它们放置在电子平台上。
(3). 将所有元件连成仿真电路如图3.8.3所示。
图3.8.3(4). 打开仿真开关，按表3.8.2分别按A 键或B 键，观察1X 、2X 的变化情况，并填好表3.8.2。
数字电子技术基础自制题库
数字电子技术基础试卷试题1一、单项选择题（每小题1分，共15分）1．一位十六进制数可以用多少位二进制数来表示？（ C ）A. １B. ２C. ４D. 16 2．以下电路中常用于总线应用的是（ A ）A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3．以下表达式中符合逻辑运算法则的是（ D ）A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4．T 触发器的功能是（ D ）A ． 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器（D ）A.2B.3C.4D.8 6．多谐振荡器可产生的波形是（ B ）A.正弦波B.矩形脉冲C.三角波D.锯齿波 7．一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ）A.1B.2C.4D.16 8．引起组合逻辑电路中竟争与冒险的原因是（ C ）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
9．同步计数器和异步计数器比较，同步计数器的最显著优点是（ A ） A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10．N 个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ） A.N -1 B.N C.N +1 D.2N11．若用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为（ B ）A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B12．一个无符号10位数字输入的D A C ，其输出电平的级数是（ C ）A.4B.10C.1024D.10013．要构成容量为4K ×8的RAM ，需要多少片容量为256×4的RAM ？（ D ）A.2B.4C.8D.3214．随机存取存储器R A M 中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ C ）A.全部改变B.全部为1C.不确定D.保持不变 15．用555定时器构成单稳态触发器，其输出的脉宽为（ B ）A.0.7RC ；B.1.1RC ；C.1.4RC ；D.1.8RC ； 二、多项选择题（每小题1分，共5分）16．以下代码中，为无权码的是（ C ）（ D ）A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码 17．当三态门输出高阻状态时，以下说法正确的是（ A ）（ B ）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动18．已知F=A B +BD+CDE+A D ，下列结果正确的是哪几个？（ A ）（ C ）A.F =D B A +B.F =D B A )(+C.F =))((D B D A ++D.F =))((D B D A ++19．欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入端为以下哪几种情况？（ A ）（ B ）（ D ）A.J =K =0B.J =Q ,K =QC.J =Q ,K =QD.J =Q ,K =0 20．关于PROM 和PAL 的结构，以下叙述正确的是（ A ）（ D ）A.P R O M 的与阵列固定，不可编程B.P R O M 与阵列、或阵列均不可编程C.P A L 与阵列、或阵列均可编程D.P A L 的与阵列可编程 三、判断改错题（每小题2分，共10分）21. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
第18讲JK触发器,计数器
例: 3位十进制数: 100,
ቤተ መጻሕፍቲ ባይዱ
0
1 2 3 4
0 0 0 0
0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0
10 1 用BCD码表示 0 1 0
11 1 0 1 1
12 0001 0000 0 1 1 0 0000 13 1 1 1 14 1 1 0 1 0 0 1 0
BCD码
十进制数
翻转
J-K触发器真值表
J K Qn+1
设计方法: 用低位的Q控制高位的J、K， 决定其翻转还是不翻转。 JK＝00时，不翻转(保持原状) JK＝11时，翻转
0 0
0 1
Qn
0
1 0
1 1
1
Qn
分析状态转换表，找出控制规律：(1) Q0的翻转：
CP Q3 Q2 Q1 Q0
CP Q3 Q2 Q1 Q0 9 1 0 0 0 1 0 1 1 0 1 0 1 0 每来一个CP，Q0翻转 一次 (2) Q1的翻转: Q0=1时,再来一个CP ,
D (J) K Q3 Q2 Q3
主从型J-K触发器
14. 3计数器
14.3.1 二进制计数器
二进制数: 用0和1两个数字表示, 加1计数,逢2进1 0000 +) 1 0001 +) 1 001 0 第1位的1相当于十进制的2 第0位的1相当于十进制的1
二进制数
4位二进制数: Q3 位数: 权重: 相当于十进制数: 3
千岛湖画面属唐庆玉个人创 作，青山緑水蓝天白云，剽 窃必究
第08讲
第14章
时序逻辑电路
14.1 触发器
14.1.3 J-K触发器 14.3 计数器
(完整word版)数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
电子技术_北京交通大学中国大学mooc课后章节答案期末考试题库2023年
电子技术_北京交通大学中国大学mooc课后章节答案期末考试题库2023年1.在如图所示的JK触发器中，【图片】端的功能是异步（）。
【图片】参考答案:置“0”2.整流滤波电路如图所示，变压器副边电压有效值U21= U22=30V，若输出电压UO= 36V，则说明此时电路出现的状况是( )。
【图片】参考答案:电路元件均正常3.整流电路如图所示，已知输出电压平均值UO=18V，则变压器副边电压有效值【图片】应为( )。
【图片】参考答案:20V4.4位左移移位寄存器要并行输出四位输入数码需要（）个移位脉冲。
参考答案:45.请选择合适的与非门实现逻辑函数【图片】，试判断逻辑电路图的对错。
【图片】参考答案:正确6.已知逻辑图和输入A，B，C的波形如图所示，试判断输出F波形（图中红色波形）的对错。
【图片】【图片】参考答案:正确7.工作在反向击穿区的稳压二极管具有( )作用。
参考答案:稳定电压8.二极管电路如题图所示，设二极管为理想二极管，已知u1=-3V，u2=0V，则输出电压uo为( )。
【图片】参考答案:-3V9.整流电路如图所示，变压器副边电压有效值【图片】为10 V，则输出电压的平均值【图片】是（）。
【图片】参考答案:4.5 V10.单相桥式整流电路如图1所示，变压器副边电压【图片】的波形如图2所示，设四个二极管均为理想元件，则二极管D1两端的电压【图片】的波形为图3中（）。
【图片】参考答案:(d)11.如图所示共发射极放大电路中出现饱和失真，应采取以下（）措施可消除失真。
【图片】参考答案:增大RB或减小UCC12.TTL三态门电路如图所示。
写出输出F与输入A、B的表达式为（）。
【图片】参考答案:C=1，C=0，13.下列四个数中最大的数是（）。
参考答案:(178)1014.对于如图所示的波形，A、B为输入，F为输出，其反映的逻辑关系是（）。
【图片】参考答案:异或关系15.电路如图所示，D为硅二极管，根据所给出的电路参数判断该管为( )。
数字电子技术试题库及答案(学霸专用,用了都说好)资料
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
JK触发器实现7进制计数器学习资料
这样处理后，就将电路设计成了（如果进入000状态 后能自动进入010状态）能自启动的七进制计数器。
电路状态方程： Q1n+1=Q2Q3+ Q2Q3 Q2n+1=Q1+ Q2Q3 Q3n+1=Q2
由于题目要求用JK触发器实现，所以状态方程 必须化成JK触发器特性方程的标准形式。以便与 之比较求得驱动方程。
Q1n+1=（Q2⊕Q3）（Q1+Q1） = （Q2⊕Q3）Q1+ （Q2⊕Q3） Q1
Q2n+1=Q1（Q2+Q2）+Q2Q3= （Q1+Q3） Q2 +Q1Q2 Q3n+1=Q2（Q3+Q3）= Q2 Q3+Q2Q3 驱动方程：
J1= Q3，K1= Q2⊕Q3 J2= Q1Q3，K1= Q1 J3= Q2，K1= Q2 输出方程：
C=Q1 Q2 Q3
• 请同学们用JK触发器设计一个十进制计 数器。
• （1） 参考数字电路书本，掌握时序电路 的基本设计方法。要求画出卡纳图，求出 状态方程、驱动方程，画出电路原理图。
• （2） 在Multisim 8上仿真通过，用七段数 码显示管来指示。
此课件下载可自行编辑修改，仅供参考！ 感谢您的支持，我们努力做得更好！谢谢
050117数字电子技术 - 19
《数字电子技术》课程综合复习资料一、单选题1、一位８４２１ＢＣＤ计数器至少需要 触发器。
A. 3 B. 4 C. 5 D. 102、若用JK 触发器来实现状态方程为AB Q A Qn 1n +=+，则J 、K 端的驱动方程为 。
A.J=AB ，K=B A +B.J=AB ，K=B AC.J=B A +，K=ABD.J=B A ，K=AB 3、一个8421BCD 码十进制计数器，设其初态Q3Q2Q1Q0=0011，输入的时钟脉冲频率 f=1kHz 。
试问在100ms 时间后，计数器的状态为 。
A ．0010；B ．0011；C ．0111D.01104、欲将容量为1K×4的RAM 扩展为4K×4，则需要控制各片选端的辅助译码器的输出端数为 。
A.1 B.2C.4D.85、一个8位A/D 转换器，若所转换的最大模拟电压为5V ，当输入2V 电压时，其输出的数字量为 。
A ．00111001B ．01100110C ．10011001D ．010100106、下列各门电路符号中，不属于基本门电路的图是 。
7、逻辑表达式A （B+C ）=AB+AC 的对偶式是 。
A. ))((C A B A C B A ++=+ B. A+BC=（A+B ）（A+C ） C. AB+AC=A （B+C ）D.))((C A B A C B A ++=+8、如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为 。
A ． 0B.1C.00110101D.其它9、 三态门有一使能控制端，当使能端为无效电平时，正确的是 。
A. 输出端为高阻态 B. 输出端为高电平C. 输出端为低电平D. 输出与输入间有正常的逻辑关系10、用四选一数据选择器实现函数Y=0101A A A A +，应使 。
A. D 0=D 2=0，D 1=D 3=1 B. D 0=D 2=1，D 1=D 3=0 C. D 0=D 1=0，D 2=D 3=1D. D 0=D 1=1，D 2=D 3=011、在下列逻辑电路中，不是组合逻辑电路的有 。
数字电路复习资料
数字电路复习资料数字电路复习资料1第一部分：基本要求和基本概念第一章半导体器件的基本知识一，基本建议1，了解半导体pn结的形成及特性，了解半导体二极管的开关特性及钳位作用。
2，介绍半导体三极管的输出特性和输出特性，熟识半导体三极管共发射极电路的三个工作区的条件及特点，掌控三极管开关电路分析的基本方法。
3，了解绝缘栅场效应管（mos）的结构、符号、工作原理及特性。
二，基本概念1，按导电率为可以把材料分成导体、绝缘体和半导体。
2，半导体中存有空穴和自由电子两种载流子。
3，清澈半导体称作本征半导体。
4，p型半导体中的多数载流子是空穴；少数载流子是自由电子。
5，n型半导体中的多数载流子是自由电子；少数载流子是空穴。
6，pn结是一个二极管，它具有单项导电性。
7，二极管电容由结电容和扩散电容构成。
8，二极管的截至条件就是vd＜0.5v，导通条件就是vd≥0.7v。
9，三极管的截止条件是vbe＜0.5v，截止的特点是ib=ic≈0；饱和条件是ib≥（ec-vces）/（βrc），饱和的特点是vbe≈0.7v，vce=vces≤0.3v。
第二章门电路一，基本要求1，熟识分立元件“与”“或”“非”“与非”“或非”门电路的工作原理、逻辑符号和功能。
2，熟悉ttl集成与非门的结构、工作原理及外部特性，熟悉oc门三态门和异或门的功能及主要用途，掌握各种门电路输出波形的画法。
2，熟识pmos门nmos门和cmos门的结构和工作原理，熟识cmos门的外部特性及主要特点，掌控mos门电路的逻辑功能的分析方法。
二，基本概念1，门是实现一些基本逻辑关系的电路。
2，三种基本逻辑就是与、或、非。
3，与门就是同时实现与逻辑关系的电路；或门就是同时实现或逻辑关系的电路；非门就是同时实现非逻辑关系的电路。
4，按集成度可以把集成电路分为小规模（ssi）中规模（msi）大规模（lsi）和超大规模（vlsi）集成电路。
5，仅有一种载流子参予导电的器件叫做单极型器件；存有两种载流子参予导电的器件叫做双极型器件。
如何用JK触发器设计计数器
3)按计数增减分:加法计数器,减法计数器,加/减法计数器.7.3.1 异步计数器一,异步二进制计数器1,异步二进制加法计数器分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器.分析方法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状态表,进而分析出其逻辑功能.2,异步二进制减法计数器减法运算规则:0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推.注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式.(2)CT74LS161的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并行置数.③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.4,反馈置数法获得N进制计数器方法如下:·写出状态SN-1的二进制代码.·求归零逻辑,即求置数控制端的逻辑表达式.·画连线图.(集成计数器中,清零,置数均采用同步方式的有74LS163;均采用异步方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同步方式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等)试用CT74LS161构成模小于16的N进制计数器5,同步二进制加/减计数器二,同步十进制加法计数器8421BCD码同步十进制加法计数器电路分析三,集成同计数器1,集成十进制同步加法计数器CT74LS160(1)CT74LS160的引脚排列和逻辑功能示意图图7.3.3 CT74LS160的引脚排列图和逻辑功能示意图(2)CT74LS160的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并行置数.③==1且CPT=CPP=1时,按照BCD码进行同步十进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.2.集成十进制同步加/减计数器CT74LS190其逻辑功能示意图如教材图7.3.15所示.功能如教材表7.3.10所示.集成计数器小结:集成十进制同步加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器.此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式.74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同.74192是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74193相同.7.3.3 利用计数器的级联获得大容量N进制计数器计数器的级联是将多个计数器串接起来,以获得计数容量更大的N进制计数器. 1,异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量.举例:74LS290(1)100进制计数器(2)64进制计数器2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下一级计数器计数.同步计数器级联的方式有两种,一种级间采用串行进位方式,即异步方式,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,异步方式的速度较慢.另一种级间采用并行进位方式,即同步方式,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲,而低位计数器的进位输出送高位计数器的计数控制端.举例:74161(1)60进制(2)12位二进制计数器(慢速计数方式)12位二进制计数器(快速计数方式)7.4 寄存器和移位寄存器寄存器是由具有存储功能的触发器组合起来构成的.一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成.按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类.基本寄存器只能并行送入数据,需要时也只能并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入,并行输出,也可以串行输入,串行输出,还可以并行输入,串行输出,串行输入,并行输出,十分灵活,用途也很广.7.4.1 基本寄存器概念:在数字电路中,用来存放二进制数据或代码的电路称为寄存器.1,单拍工作方式基本寄存器无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0～D3,就立即被送入进寄存器中,即有:2.双拍工作方式基本寄存器(1)清零.CR=0,异步清零.即有:(2)送数.CR=1时,CP上升沿送数.即有:(3)保持.在CR=1,CP上升沿以外时间,寄存器内容将保持不变.7.4.2 移位寄存器1.单向移位寄存器四位右移寄存器:时钟方程:驱动方程:状态方程:右移位寄存器的状态表:输入现态次态说明Di CP1 ↑1 ↑1 ↑1 ↑0 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个1单向移位寄存器具有以下主要特点:单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移.n位单向移位寄存器可以寄存n位二进制代码.n个CP脉冲即可完成串行输入工作,此后可从Q0～Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作.若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零.2.双向移位寄存器M=0时右移 M=1时左移3.集成双向移位寄存器74LS194CT74LS194的引脚排列图和逻辑功能示意图:CT74LS194的功能表:工作状态0 × × ×1 0 0 ×1 0 1 ↑1 1 0 ↑1 1 1 ×异步清零保持右移左移并行输入7.4.3 移位寄存器的应用一,环形计数器1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环.结构特点:,即将FFn-1的输出Qn-1接到FF0的输入端D0.工作原理:根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0.即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲.实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n2,能自启动的4位环形计数器状态图:由74LS194构成的能自启动的4位环形计数器时序图二,扭环形计数器1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环.实现扭环形计数器时,不必设置初态.扭环形计数器的进制数N与移位寄存器内的触发器个数n满足N=2n的关系结构特点为:,即将FFn-1的输出接到FF0的输入端D0.状态图:2,能自启动的4位扭环形计数器7.4.4 顺序脉冲发生器在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器.顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间,一定顺序轮流为1,或者轮流为0.前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器.一,计数器型顺序脉冲发生器计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成. 举例:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器.二,移位型顺序脉冲发生器◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发生器.◎时序图:◎由CT74LS194构成的顺序脉冲发生器见教材P233的图7.4.6和图7.4.7计数器是一种应用十分广泛的时序电路,除用于计数,分频外,还广泛用于数字测量,运算和控制,从小型数字仪表,到大型数字电子计算机,几乎无所不在,是任何现代数字系统中不可缺少的组成部分.计数器可利用触发器和门电路构成.但在实际工作中,主要是利用集成计数器来构成.在用集成计数器构成N进制计数器时,需要利用清零端或置数控制端,让电路跳过某些状态来获得N进制计数器.寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用.寄存器分为基本寄存器和移位寄存器两大类.基本寄存器的数据只能并行输入,并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据可以并行输入,并行输出,串行输入,串行输出,并行输入,串行输出,串行输入,并行输出.寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路.在数控装置和数字计算机中,往往需要机器按照人们事先规定的顺序进行运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序.通常采取的方法是,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲,以控制系统各部分协调地工作.顺序脉冲发生器分计数型和移位型两类.计数型顺序脉冲发生器状态利用率高,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产生竞争冒险,需要采取措施消除.移位型顺序脉冲发生器没有竞争冒险问题,但状态利用率低.由JK触发器组成的4位异步二进制减法计数器的工作情况分析略.二,异步十进制加法计数器由JK触发器组成的异步十进制加法计数器的由来:在4位异步二进制加法计数器的基础上经过适当修改获得.有效状态:0000——1001十个状态;无效状态:1010～1111六个状态.三,集成异步计数器CT74LS290为了达到多功能的目的,中规模异步计数器往往采用组合式的结构,即由两个独立的计数来构成整个的计数器芯片.如:74LS90(290):由模2和模5的计数器组成;74LS92 :由模2和模6的计数器组成;74LS93 :由模2和模8的计数器组成.1.CT74LS290的情况如下.(1)电路结构框图和逻辑功能示意图(2)逻辑功能如下表7.3.1所示.注:5421码十进制计数时,从高位到低位的输出为.2,利用反馈归零法获得N(任意正整数)进制计数器方法如下:(1)写出状态SN的二进制代码.(2)求归零逻辑(写出反馈归零函数),即求异步清零端(或置数控制端)信号的逻辑表达式.(3)画连线图.举例:试用CT74LS290构成模小于十的N进制计数器.CT74LS290则具有异步清零和异步置9功能.讲解教材P215的[例7.3.1].注:CT74LS90的功能与CT74LS290基本相同.7.3.2 同步计数器一,同步二进制计数器1.同步二进制加法计数器2,同步二进制减法计数器3,集成同步二进制计数器CT74LS161(1)CT74LS161的引脚排列和逻辑功能示意图注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式.(2)CT74LS161的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并行置数.③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.4,反馈置数法获得N进制计数器方法如下:·写出状态SN-1的二进制代码.·求归零逻辑,即求置数控制端的逻辑表达式.·画连线图.(集成计数器中,清零,置数均采用同步方式的有74LS163;均采用异步方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同步方式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等)试用CT74LS161构成模小于16的N进制计数器5,同步二进制加/减计数器二,同步十进制加法计数器8421BCD码同步十进制加法计数器电路分析三,集成同计数器1,集成十进制同步加法计数器CT74LS160(1)CT74LS160的引脚排列和逻辑功能示意图图7.3.3 CT74LS160的引脚排列图和逻辑功能示意图(2)CT74LS160的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并行置数.③==1且CPT=CPP=1时,按照BCD码进行同步十进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.2.集成十进制同步加/减计数器CT74LS190其逻辑功能示意图如教材图7.3.15所示.功能如教材表7.3.10所示.集成计数器小结:集成十进制同步加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器.此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式.74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同.74192是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74193相同.7.3.3 利用计数器的级联获得大容量N进制计数器计数器的级联是将多个计数器串接起来,以获得计数容量更大的N进制计数器. 1,异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量.举例:74LS290(1)100进制计数器(2)64进制计数器2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下一级计数器计数.同步计数器级联的方式有两种,一种级间采用串行进位方式,即异步方式,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,异步方式的速度较慢.另一种级间采用并行进位方式,即同步方式,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲,而低位计数器的进位输出送高位计数器的计数控制端.举例:74161(1)60进制(2)12位二进制计数器(慢速计数方式)12位二进制计数器(快速计数方式)7.4 寄存器和移位寄存器寄存器是由具有存储功能的触发器组合起来构成的.一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成.按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类.基本寄存器只能并行送入数据,需要时也只能并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入,并行输出,也可以串行输入,串行输出,还可以并行输入,串行输出,串行输入,并行输出,十分灵活,用途也很广.7.4.1 基本寄存器概念:在数字电路中,用来存放二进制数据或代码的电路称为寄存器.1,单拍工作方式基本寄存器无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0～D3,就立即被送入进寄存器中,即有:2.双拍工作方式基本寄存器(1)清零.CR=0,异步清零.即有:(2)送数.CR=1时,CP上升沿送数.即有:(3)保持.在CR=1,CP上升沿以外时间,寄存器内容将保持不变.7.4.2 移位寄存器1.单向移位寄存器四位右移寄存器:时钟方程:驱动方程:状态方程:右移位寄存器的状态表:输入现态次态说明Di CP1 ↑1 ↑1 ↑1 ↑0 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个1单向移位寄存器具有以下主要特点:单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移.n位单向移位寄存器可以寄存n位二进制代码.n个CP脉冲即可完成串行输入工作,此后可从Q0～Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作.若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零.2.双向移位寄存器M=0时右移 M=1时左移3.集成双向移位寄存器74LS194CT74LS194的引脚排列图和逻辑功能示意图:CT74LS194的功能表:工作状态0 × × ×1 0 0 ×1 0 1 ↑1 1 0 ↑1 1 1 ×异步清零保持右移左移并行输入7.4.3 移位寄存器的应用一,环形计数器1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环.结构特点:,即将FFn-1的输出Qn-1接到FF0的输入端D0.工作原理:根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0.即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲.实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n2,能自启动的4位环形计数器状态图:由74LS194构成的能自启动的4位环形计数器时序图二,扭环形计数器1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环.实现扭环形计数器时,不必设置初态.扭环形计数器的进制数N与移位寄存器内的触发器个数n满足N=2n的关系结构特点为:,即将FFn-1的输出接到FF0的输入端D0.状态图:2,能自启动的4位扭环形计数器7.4.4 顺序脉冲发生器在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器.顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间,一定顺序轮流为1,或者轮流为0.前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器.一,计数器型顺序脉冲发生器计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成. 举例:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器.二,移位型顺序脉冲发生器◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发生器.◎时序图:◎由CT74LS194构成的顺序脉冲发生器.。
数字电路期末复习题0
数字电路复习题第一套一、选择题(本大题共10道小题，每小题2分，共20分。
）1. 用编码器对16个信号进行编码,其输出二进制代码的位数是（ ) A 。
2位B 。
3位C 。
4位D .16位2. 逻辑函数F=(A+B)(B+C ）的对偶式F ′=( ） A .B A +B CB .AB+BC C . B A +CD 。
AB+B C3。
一个8选一数据选择器的地址输入端有_______个.（ ） A .1 B 。
2 C 。
3 D 。
4 4。
同步时序电路和异步时序电路比较，其差异在于后者（ ） A 。
没有触发器 B 。
没有统一的时钟脉冲控制 C .没有稳定状态D 。
输出只与内部状态有关5。
如下图所示电路中,只有______不能实现Q n+1=n Q 。
（ ）6。
下列各函数等式中无冒险现象的函数式有（ ） A 。
F= F=C B +AC+A B+BC+A B +C A B 。
F=C A +BC+A B C 。
F=A C +BC+A B +A B D 。
C B +AC+A B 7.JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A 。
J=K=0 B .J=K=1 C .J =O ，K =1D .J=1,K=08. 下列电路中,不属于组合逻辑电路的是( ） A .编码器B .全加器C .寄存器D .译码器9. 可以用来实现并/串转换和串/并转换的器件是( ) A 。
计数器B .全加器C 。
移位寄存器D 。
存储器10. 自动产生矩形波脉冲信号为( ) A .施密特触发器 B .单稳态触发器 C .T 触发器 D .多谐振荡器二、填空题（本大题共10道小题，每小题2分，共20分。
）1。
八进制数 (34.2 ) 8 的等值二进制数为 ;十进制数 98 的 8421BCD 码为 。
2. 二极管内含PN 结，PN 结在导电性能上的最大特点是_______________。
3。
函数)(D C A AB A Y +++=，其反函数为 ，对偶式为 。
jk触发器原理
jk触发器原理JK触发器原理。
JK触发器是数字电路中常用的一种触发器，它可以存储一位二进制数据，并且可以实现数据的锁存、分频、频率除法等功能。
在数字系统中，JK触发器被广泛应用于各种逻辑电路和计数器中。
本文将介绍JK触发器的原理及其应用。
JK触发器是由两个输入端J和K、一个时钟输入端CLK和两个输出端Q和Q'组成。
其中，J和K分别代表触发器的两个输入端，CLK代表时钟输入端，Q和Q'分别代表触发器的两个输出端。
JK触发器有四种工作模式，分别是置1、置0、翻转和保持。
当J=1，K=0时，JK触发器处于置1状态；当J=0，K=1时，JK触发器处于置0状态；当J=1，K=1时，JK触发器处于翻转状态；当J=0，K=0时，JK触发器处于保持状态。
JK触发器的原理是基于触发器的存储功能和时钟输入的控制。
当时钟输入端有信号时，JK触发器根据J、K输入端的信号状态，通过触发器内部的逻辑门电路来改变输出端Q和Q'的状态。
JK触发器的状态变化是由时钟信号的上升沿或下降沿来触发的，这样可以确保在时钟信号的作用下，JK触发器的状态变化是同步的。
这种同步性能可以有效地避免由于信号传输延迟而导致的状态不稳定或者错误的问题。
JK触发器在数字电路中有着广泛的应用。
在计数器中，JK触发器可以实现二进制计数，通过级联多个JK触发器可以构成较大范围的计数器。
在时序电路中，JK触发器可以实现状态机的设计，用于控制系统的时序逻辑。
在通信系统中，JK触发器可以实现数据的存储和同步传输，保证数据的可靠性和稳定性。
在数字逻辑电路中，JK触发器可以实现各种逻辑运算，如加法器、减法器等。
总的来说，JK触发器作为数字电路中的重要组成部分，具有存储、控制和同步传输等功能，广泛应用于各种数字系统中。
掌握JK 触发器的原理及其应用，对于理解数字电路和逻辑设计有着重要的意义。
希望本文能够对读者有所帮助，谢谢阅读！。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
这样处理后，就将电路设计成了（如果进入000状态 后能自动进入010状态）能自启动的七进制计数器。
电路状态方程： Q1n+1=Q2Q3+ Q2Q3 Q2n+1=Q1+ Q2Q3 Q3n+1=Q2
由于题目要求用JK触发器实现，所以状态方程 必须化成JK触发器特性方程的标准形式。以便与 之比较求得驱动方程。
C=Q1 Q2 Q3
• 请同学们用JK触发器设计一个十进制计 数器。
• （1） 参考数字电路书本，掌握时序电路 的基本设计方法。要求画出卡纳图，求出 状态方程、驱动方程，画出电路原理图。
• （2） 在Multisim 8上仿真通过，用七段数 码显示管来指示。
此课件下载可自行编辑修改，仅供参考！ 感谢您的支持，我们努力做得更好！谢谢
Q1n+1=（Q2⊕Q3）（Q1+Q1） = （Q2⊕Q3）Q1+ （Q2⊕Q3） Q1
Q2n+1=Q1（Q2+Q2）+Q2Q3= （Q1+Q3） Q2 +Q1Q2 Q3n+1=Q2（Q3+Q3）= Q2 Q3+Q2Q3 驱动方程：
J1= Q2⊕Q3，K1= Q2⊕Q3 J2பைடு நூலகம் Q1Q3，K1= Q1 J3= Q2，K1= Q2 输出方程：